Por favor, use este identificador para citar o enlazar este ítem:
https://repositorio.ufu.br/handle/123456789/12549
Tipo de documento: | Dissertação |
Tipo de acceso: | Acesso Aberto |
Título: | Especificação, desenvolvimento e prototipagem de um protocolo de alta disponibilidade em FPGA |
Autor: | Oliveira, Rômerson Deiny |
Primer orientador: | Mesquita, Daniel Gomes |
Primer coorientador: | Rosa, Pedro Frosi |
Primer miembro de la banca: | Pereira, João Henrique de Souza |
Segundo miembro de la banca: | Bonato, Vanderlei |
Resumen: | O crescente número de usuários conectados à Internet favoreceu que ela se tornasse um dos principais veículos de transações pessoais e empresariais nos últimos anos. Entretanto, sua indisponibilidade pode acarretar perdas, inclusive de caráter nanceiro, aos seus usuários. Apesar dos esforços empenhados para manter a rede 100% do tempo dispon ível, pesquisas apontam que os protocolos de alta disponibilidade apresentam problemas algorítmicos conhecidos como Acéfalo e Cérebro Partido, que são causados por perdas e erros de mensagens e levam à indisponibilidade da rede. Tais pesquisas propõem, então, que alterações sejam feitas nas especicações dos protocolos existentes considerando que mensagens podem não chegar a seus destinos conforme previsto. Em virtude disso, este trabalho especica e implementa um novo protocolo de alta disponibilidade, chamado High Availability Router Protocol (HARP), cuja operação acontece em ambientes sem preservação de estado. Adicionalmente, apresenta-se um sistema de validação para protocolos de alta disponibilidade que os testam segundo falhas nos canais de comunicação. A especicação do HARP concerne ao ambiente de operação, serviços, vocabulário, formato de mensagens e regras de procedimento especicadas através de máquinas de estados - nitos. Ademais, a especicação é complementada pela descrição formal em TLA+ e sua vericação no contexto de sistemas concorrentes para raticar as boas propriedades do protocolo. A implementação do HARP consiste da prototipagem em FPGA e o sistema de validação é baseado em um System on a Programmable Chip. |
Abstract: | The increasing number of users connected to the Internet led it to become a major vehicle for personal and business transactions in the last years. Nevertheless, its unavailability can result in losses, including nancial ones, for its users. Despite of all eorts to keep the network availability nearest to 100% of the time, reasearches have shown that the existing protocols have two algorithmic problems caused by message losses or disruption, named No Brain and Split Brain, which attack the network availability and lead it to crash. Thus, those researches propose that such protocols must be changed considering the possibility of message loss. In this way, this research species and implements the High Availability Router Protocol (HARP), which is a new high availability protocol that operates in stateless environments. Furthermore, a validation system is presented to test high availability protocols for the sake of link failures. The specication concerns to environment assumptions, services, vocabulary, format and procedure rules specied by nite state machine, moreover, the specication is complemented with a TLA+ formal description regarding concurrent systems context intending to ratify the HARP good properties. The HARP implementation consists of its prototyping on FPGA and the validation system based on a System-on-Programmable Chip (SOPC). |
Palabras clave: | Alta disponibilidade Cérebro partido FPGA HARP Operação de rede VRRP High availability Network operation Split brain Redes de computadores - Protocolos |
Área (s) del CNPq: | CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO |
Idioma: | por |
País: | BR |
Editora: | Universidade Federal de Uberlândia |
Sigla de la institución: | UFU |
Departamento: | Ciências Exatas e da Terra |
Programa: | Programa de Pós-graduação em Ciência da Computação |
Cita: | OLIVEIRA, Rômerson Deiny. Especificação, desenvolvimento e prototipagem de um protocolo de alta disponibilidade em FPGA. 2013. 162 f. Dissertação (Mestrado em Ciências Exatas e da Terra) - Universidade Federal de Uberlândia, Uberlândia, 2013. |
URI: | https://repositorio.ufu.br/handle/123456789/12549 |
Fecha de defensa: | 21-ago-2013 |
Aparece en las colecciones: | DISSERTAÇÃO - Ciência da Computação |
Ficheros en este ítem:
Fichero | Descripción | Tamaño | Formato | |
---|---|---|---|---|
EspecificacaoDesenvolvimentoPrototipagem.pdf | 8.84 MB | Adobe PDF | Visualizar/Abrir |
Los ítems de DSpace están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.