



UNIVERSIDADE FEDERAL DE UBERLÂNDIA
FACULDADE DE ENGENHARIA ELÉTRICA
DEPARTAMENTO DE ENGENHARIA ELÉTRICA

OSMAR FELIPE ALVES ELEODORO

ANÁLISE DO EFEITO DE CHAVEAMENTO EM ALTA FREQUÊNCIA EM
DIFERENTES TECNOLOGIAS DE SEMICONDUTORES UTILIZANDO UM DSP
MULTI-NÚCLEOS

Uberlândia

2022

OSMAR FELIPE ALVES ELEODORO

ANÁLISE DO EFEITO DE CHAVEAMENTO EM ALTA FREQUÊNCIA EM
DIFERENTES TECNOLOGIAS DE SEMICONDUTORES UTILIZANDO UM DSP
MULTI-NÚCLEOS

Trabalho de conclusão de curso apresentado como
requisito parcial para obtenção do título de Bacharel
em Engenharia Elétrica, pela Universidade Federal de
Uberlândia

Orientador: Prof. Dr. Luiz Carlos Gomes de Freitas
Coorientador: Me. Vítor Fonseca Barbosa

Uberlândia

2022

Aos meus pais.

A todos os amigos e colegas que me acompanharam nesta jornada.

AGRADECIMENTOS

Aos meus pais, Adenilson e Elaine, por todo o carinho, confiança e suporte indispensáveis à realização deste objetivo. Sou eternamente grato a vocês.

À minha namorada, Gabi, por todos os momentos, carinho, companheirismo e apoio recebidos durante todos estes anos.

Aos meus amigos, pelos momentos felizes em que nos divertimos aleatoriamente e pelo suporte nas mais adversas situações.

Ao meu orientador e professor Luiz Carlos Gomes de Freitas, pelos conselhos, oportunidades, incentivo e dedicação.

Ao meu coorientador Vítor Fonseca Barbosa, pelos ensinamentos, dedicação, incentivo e atenção.

Aos professores Fabricio Parra Santilio e Carlos Eduardo Tavares, pelo incentivo e apoio durante minha transição entre universidades.

Aos demais professores dos quais fui aluno (com exceção de alguns), por todo o conhecimento disponibilizado, pela paciência e pelo incentivo na busca pelo desconhecido.

Ao Conselho Nacional de Desenvolvimento Científico e Tecnológico (CNPq), pela bolsa de iniciação científica e suporte financeiro para o andamento desta pesquisa, a partir do processo 147857/2021-0 (Edital N°05/2021 PIBITI/CNPq/UFU).

“A vida não é fácil...”
(Luciano M. da Silva)

RESUMO

Os semicondutores *Wide-Bandgap* (WBG) têm se desenvolvido rapidamente nos últimos anos, possibilitando maior eficiência e densidade de potência no projeto de conversores de eletrônica de potência para diversas áreas de aplicação. Neste cenário, este trabalho analisa a eficiência e as especificidades das tecnologias de Carbeto de Silício (SiC) e sua topologia cascode (SiC-Cascode), operando em altas frequências de chaveamento. As análises são realizadas utilizando um conversor *Boost* projetado para sistemas de conversão no contexto *MEA - More-Electric Aircrafts*, onde os sistemas de energia em Corrente Alternada (CA) podem operar em frequência fixa (115V/400Hz), ou em frequência variável (115V/ 360-800Hz), e o sistema de alimentação de Corrente Contínua (CC) onde um barramento CC de 400V ou +/-270V são normalmente usados. Para validar o projeto, foram realizadas simulações computacionais e foi construído em laboratório um protótipo de 1,0kW. A análise de desempenho demonstra que 98% de eficiência é alcançada com frequência de comutação na faixa de 100 kHz a 500 kHz, a qual é a mais adequada para MEA.

Palavras-chave: Aeronaves Mais Elétricas. Alta Eficiência. Alta Frequência. Carbeto de Silício. Semicondutores de Alta Largura de Banda. Topologia Cascode.

ABSTRACT

Wide-Bandgap (WBG) semiconductors have developed rapidly in recent years, enabling greater efficiency and power density in the design of power electronics converters for various application areas. In this scenario, this work analyzes the efficiency and specificities of Silicon Carbide (SiC) technologies and their cascode topology (SiC-Cascode), operating at high switching frequencies. The analyzes are performed using a Boost converter designed for conversion systems in the MEA - More-Electric Aircrafts context, where alternating current (AC) power systems can operate at fixed frequency (115V/400Hz), or at variable frequency (115V / 360-800Hz), and the Direct Current (DC) power system where a 400V or +/-270V DC bus is normally used. To validate the project, computer simulations were performed and a 1.0kW prototype was built in the laboratory. Performance analysis demonstrates that 98% efficiency is achieved with switching frequency in the range of 100 kHz to 500 kHz, which is most suitable for MEA.

Key-words: Cascode Topology; High-efficiency; High-frequency; More-electric Aircraft; Silicon Carbide; Wide Bandgap Semiconductors.

LISTAS DE ILUSTRAÇÕES

Figura 1 - Propriedades físicas dos semicondutores	14
Figura 2 - Comparação entre tecnologias de chaves	19
Figura 3 - Controle digital de conversor baseado em DSP	20
Figura 4 - Topologia proposta para conexão de PF em microrredes	22
Figura 5 - Sistema elétrico típico de uma aeronave	24
Figura 6 - Aplicabilidade de tecnologias WBG na aviação	24
Figura 7 - Topologia cascode aplicada a FETs	26
Figura 8 - <i>LaunchPad</i> F28379D	27
Figura 9 - Conversor <i>Boost</i> , etapas de operação	29
Figura 10 - Arquitetura de um sistema realimentado genérico	33
Figura 11 - Diagrama básico de um PLL	34
Figura 12 - Diagrama de controle, PLL SOGI	35
Figura 13 - Superposição de formas de onda, perdas por chaveamento	37
Figura 14 - Configuração experimental, conversor <i>Boost</i> CC-CC	42
Figura 15 - Configuração experimental, conversor <i>Boost</i> CA-CC	43
Figura 16 - Placa de circuito impresso projetada, (a) frente e (b) verso	44
Figura 17 - Região de sensoriamento de corrente, PCB frente	46
Figura 18 - Estratégia de controle	47
Figura 19 - Características da planta de tensão no domínio da frequência: (a) Diagrama de Bode, (b) Lugar Geométrico das raízes	48
Figura 20 - Características da planta de corrente no domínio da frequência: (a) Diagrama de Bode, (b) Lugar Geométrico das raízes	49
Figura 21 - Características da planta compensada em malha aberta (60 Hz) no domínio da frequência: (a) Diagrama de Bode, (b) Lugar Geométrico das raízes	50
Figura 22 - Características da planta compensada em malha aberta (400 Hz) no domínio da frequência: (a) Diagrama de Bode, (b) Lugar Geométrico das raízes	50
Figura 23 - Resultados dinâmicos em malha fechada, sistema compensado completo: (a) Operação em 60 Hz; (b) Operação em 400 Hz	51
Figura 24 - Validação do controle via simulação computacional, operação em 60 Hz	52
Figura 25 - Validação do controle via simulação computacional, operação em 400 Hz	52
Figura 26 - Chave de estado sólido, circuito experimental	55
Figura 27 - Análise de perdas, dispositivo SiC para potência nominal (1 kW)	57

Figura 28 - Análise de perdas, dispositivo SiC-Cascode para potência nominal (1 kW)	57
Figura 29 - Protótipo desenvolvido em laboratório	59
Figura 30 - Sistema experimental completo	59
Figura 31 - Eficiência x Frequência, conversor <i>Boost</i> CC-CC	60
Figura 32 - Tempos de comutação: tempo de subida (a) e tempo de descida (b) para SiC MOSFET; tempo de subida (c) e tempo de descida (d) para SiC-Cascode	61
Figura 33 - Medição de temperatura dos dispositivos, equipamento FLIR i5	61
Figura 34 - Eficiência x Frequência, conversor <i>Boost</i> CA-CC em 60 Hz	62
Figura 35 - Resultados experimentais a partir de variação de carga, conversor <i>Boost</i> CA-CC 60 Hz: (a) eficiência; (b) fator de potência; e (c) distorção harmônica total da corrente de entrada	63
Figura 36 - Formas de onda, conversor <i>Boost</i> CA-CC em 60 Hz: (a) SiC MOSFET e (b) SiC-Cascode MOSFET	64
Figura 37 - Eficiência x Frequência, conversor <i>Boost</i> CA-CC com frequência de entrada: (a) 400 Hz e (b) 800 Hz	64
Figura 38 - Resultados experimentais a partir de variação de carga, conversor <i>Boost</i> CA-CC 400 Hz: (a) eficiência; (b) fator de potência; e (c) distorção harmônica total da corrente de entrada	65
Figura 39 - Formas de onda, conversor <i>Boost</i> CA-CC para MEA em 400 Hz: (a) SiC MOSFET e (b) SiC-Cascode MOSFET; e 800 Hz: (c) SiC MOSFET e (d) SiC-Cascode MOSFET	66
Figura 40 - Degrau de carga, conversor <i>Boost</i> CA-CC em 60 Hz: 50%-100%-50%	67
Figura 41 - Degrau de carga, conversor <i>Boost</i> CA-CC em 400 Hz: (a) 50%-100%; (b) 100%-50%	68
Figura 42 - Rampa de frequência, 400-800 Hz	69

LISTAS DE TABELAS

Tabela 1 - Componentes reativos calculados de acordo com frequência de comutação	21
Tabela 2 - Dispositivos Utilizados	41
Tabela 3 - Parâmetros de projeto	42
Tabela 4 - Parâmetros do indutor utilizado	43
Tabela 5 - Funções de transferência dos controladores PI	49
Tabela 6 - Resultados dinâmicos, operação em 60 Hz	67
Tabela 7 - Resultados dinâmicos, operação em 400 Hz	68
Tabela 8 - Síntese dos resultados obtidos	70

LISTA DE ABREVIATURAS E SIGLAS

ADC	<i>Analog to Digital Converter</i> ou conversor analógico/digital
BJT	<i>Bipolar Junction Transistor</i> ou transistor bipolar de junção
CC	Corrente Contínua
CLA	<i>Control Law Accelerator</i>
CNPq	Conselho Nacional de Desenvolvimento Científico e Tecnológico
CPU	<i>Central Processing Unit</i> ou unidade central de processamento
DAC	<i>Digital to Analog Converter</i> ou conversor digital/analógico
DSP	<i>Digital Signal Processor</i> ou processador digital de sinais
EMC	<i>Electromagnetic Compatibility</i> ou compatibilidade eletromagnética
EMI	<i>Electromagnetic Interference</i> ou interferência eletromagnética
FET	<i>Field Effect Transistor</i> ou transistor de efeito de campo
GaN	Nitreto de Gálio
HVDC	<i>High Voltage Direct Current</i> ou corrente contínua em alta tensão
JFET	<i>Junction Field Effect Transistor</i> ou transistor de junção de efeito de campo
MEA	<i>More-electric Aircraft</i> ou aeronaves mais elétricas
MOSFET	<i>Metal Oxide Semiconductor Field Effect Transistor</i> ou transistor de efeito de campo metal-óxido-semicondutor
PCB	<i>Printed Circuit Board</i> ou placa de circuitos impressa
PF	Painel Fotovoltaico
PFC	<i>Power Factor Correction</i> ou correção do fator de potência
PI	Proporcional Integral
PLL	<i>Phase-Locked Loop</i>
PWM	<i>Pulse Width Modulation</i> ou modulação por largura de pulso
QSG	<i>Quadrature Signal Generator</i> ou gerador de sinal em quadratura
Si	Silício
SI	Sistema Internacional de medidas
SiC	Carbeto de Silício
SMD	<i>Surface Mounted Device</i> ou dispositivos montados em superfície
SOGI	<i>Second Order Generalized Integrator</i> ou integrador generalizado de segunda ordem
THD	<i>Total Harmonic Distortion</i> ou distorção harmônica total

USD Dólar americano

WBG *Wide Bandgap* ou elevada largura de banda

SUMÁRIO

1 INTRODUÇÃO	14
2 JUSTIFICATIVA	18
2.1 EFICIÊNCIA E CONSERVAÇÃO DE RECURSOS NATURAIS	18
2.2 CONTROLE DIGITAL NA ELETRÔNICA DE POTÊNCIA.....	19
2.3 ALTAS FREQUÊNCIAS DE COMUTAÇÃO E DENSIDADE DE POTÊNCIA	21
2.4 CONVERSOR <i>BOOST</i> NA EQUALIZAÇÃO DE TENSÃO E CORRENTE	22
2.5 APLICABILIDADE A SISTEMAS EMBARCADOS E MEA.....	23
3 FUNDAMENTAÇÃO TEÓRICA.....	25
3.1 SEMICONDUTORES.....	25
3.1.1 <i>Silicon Carbide</i>	25
3.1.2 Topologia Cascode.....	25
3.2 <i>DIGITAL SIGNAL PROCESSOR</i>	27
3.3 CONVERSOR <i>BOOST</i>	28
3.4 SISTEMAS DE CONTROLE	30
3.4.1 Modelagem em Espaços de Estados	31
3.4.2 Sistemas de Controle Realimentado	32
3.4.2.1 Controlador Proporcional Integral.....	33
3.4.2.2 <i>Phase-Locked Loop</i>	34
3.4 PERDAS EM CONVERSORES CHAVEADOS	35
3.4.1 Perdas por Condução	36
3.4.2 Perdas por Chaveamento.....	37
3.4.3 Perdas Magnéticas.....	39
3.5 CONSIDERAÇÕES SOBRE ALTA FREQUÊNCIA DE COMUTAÇÃO	40
4 ESTRUTURA EXPERIMENTAL.....	41
4.1 PROJETO DO CONVERSOR <i>BOOST</i>	42
4.2 PLACA DE CIRCUITO IMPRESSO	43
4.2 SENSORES E CALIBRAÇÃO.....	45
4.3 CONTROLE DIGITAL.....	46
4.3.1 Projeto dos Sistemas de Controle.....	47


4.3.2 Discretização e Implementação Digital	53
4.4 CHAVE DE ESTADO SÓLIDO.....	54
5 RESULTADOS EXPERIMENTAIS	56
5.1 ESTIMATIVA DE PERDAS	56
5.1.1 Tecnologia SiC	56
5.1.2 Tecnologia SiC-Cascode.....	57
5.2 MONTAGEM EM LABORATÓRIO	58
5.3 CONVERSOR CC-CC	59
5.4 CONVERSOR CA-CC.....	62
5.4.1 Operação em 60 Hz.....	62
5.4.2 Operação em 400-800 Hz para MEA.....	64
5.5 RESULTADOS DINÂMICOS	66
5.5.1 Operação em 60 Hz.....	67
5.5.2 Operação em 400-800 Hz para MEA.....	68
5.6 SÍNTESE DOS RESULTADOS	70
6 CONCLUSÃO.....	71
REFERÊNCIAS	73
APÊNDICE A – Desenvolvimento analítico das equações do conversor <i>Boost</i>.....	78

1 INTRODUÇÃO

Os semicondutores são materiais imprescindíveis na eletrônica de potência, sendo aplicados em circuitos como chaves passivas e ativas, representadas por diodos e transistores, respectivamente. O material tradicionalmente aplicado com fins semicondutores na eletrônica é o silício (Si), que foi descoberto ao final do século XIX e é dominante desde então, devido ao seu grande mercado consumidor e tecnologia amplamente difundida a nível industrial, com diversas estruturas e tecnologias utilizadas desde então (BENDA et al., 2011).

Atualmente, diversas tecnologias de materiais são aplicáveis em dispositivos semicondutores, além do Si. Alguns exemplos disponíveis no mercado são as de carbeto de silício (SiC) e de nitreto de gálio (GaN), as quais são empregadas a elementos comutadores de alto desempenho e elevada largura de banda (WBG, sigla em inglês para *Wide BandGap*). A utilização dos materiais supracitados, apesar de inicialmente custosa, tem se desenvolvido rapidamente, buscando alcançar os limites teóricos de cada material. Na Figura 1, tem-se a comparação das características físicas (BENDA et al., 2011) entre as tecnologias de Si, SiC e GaN, que demonstram o potencial das tecnologias recentes em comparação com a tradicional. Essas tecnologias possuem maior banda de energia e tensão de ruptura (MILLAN et al., 2014; YUAN; LAIRD; WALDER, 2021), que possibilitam a criação de dispositivos de alta tensão e WBG.

Figura 1 - Propriedades físicas dos semicondutores



Fonte: Autoria própria.

Devido à elevada velocidade de comutação dos dispositivos WBG, possibilita-se a utilização de altas frequências e menores perdas por chaveamento, levando a uma maior economia de energia do equipamento. Adicionalmente, isso possibilita a redução de volume e peso dos elementos passivos utilizados, reduzindo drasticamente a quantidade de matéria prima necessária para a confecção do produto final. Além disso, apresenta contribuição significativa para a sustentabilidade ambiental pela melhoria de eficiência energética e otimização na utilização dos recursos naturais. O ganho com a economia de energia é considerável (AGHDAM; THIRINGER, 2009), compensando o investimento inicial durante sua vida útil, mesmo com um custo inicial superior a implementação de semicondutores de Si (AGHDAM; THIRINGER, 2009; NIELSEN et al., 2013). Contudo, com os avanços da indústria de semicondutores, esse investimento tem sido reduzido (TELFORD, 2003), possibilitando maior rentabilidade na aplicação de semicondutores WBG também a curto prazo.

Diversos estudos anteriores (AGHDAM; THIRINGER, 2009; AL-BAYATI et al., 2017; BURKART; KOLAR, 2013; NIELSEN et al., 2013; RODRÍGUEZ-BENÍTEZ et al., 2020; RUBINO et al., 2015; SHAH et al., 2020; SWAMY; KANG; SHIRABE, 2015) comprovam o efetivo ganho em desempenho quando aplicados dispositivos semicondutores WBG em equipamentos de eletrônica de potência, incitando a crescente aplicação desses elementos no meio industrial e acadêmico. Adicionalmente, estudos recentes utilizam as tecnologias SiC (ALVES; MORAIS; CORTIZO, 2018; BHATTACHARYA; WILLICH; KALLO, 2022; HANKO; FRIVALDSKY; MORGOS, 2022; RAŔKOWSKI et al., 2021; ROGINA et al., 2020) e GaN (MA; GU, 2019) em diversas aplicações, sendo a última empregada em dispositivos de alta potência (“GAN-HIGHPOWER”, 2021).

Assim, por apresentar maior condução térmica dentre as tecnologias mencionadas, em conjunto com uma maior disponibilidade no mercado, a tecnologia SiC transita para a posição preponderante nas aplicações de alta potência. A tecnologia já é encontrada em diferentes dispositivos, como MOSFET (*Metal Oxide Semiconductor Field Effect Transistor*) e JFET (*Junction Field Effect Transistor*), e também na forma de híbridos entre as tecnologias, como a SiC-Cascode, originada a partir da utilização de dispositivos SiC-JFET e Si-MOSFET combinados (BENDEL, 2016), a qual apresenta as vantagens do acionamento simplificado do Si, combinadas com a elevada largura de banda do dispositivo SiC-JFET. Desta forma, incita-se a avaliação das tecnologias de semicondutores à base de SiC em seus limites práticos, objetivando maior eficiência e densidade de potência a partir da elevação da frequência de

chaveamento nos conversores. Tais características constituem a base de requisitos para aplicações embarcadas, como veículos elétricos e sistemas aeronáuticos.

Uma das áreas que aplica essas características na melhoria de seus dispositivos é a de gerenciamento de energia em aeronaves, com ênfase no conceito *More-Electric Aircraft* (MEA), que tem como um dos objetivos a aplicação de sistemas elétricos com maior densidade de potência e eficiência, de forma a reduzir o peso e o consumo de combustível das aeronaves (NI et al., 2019; SCHEFER et al., 2020). Os sistemas MEA buscam tais avanços a partir da utilização de sistemas CA de frequência variável (350-800 Hz), em conjunto com sistemas de transmissão CC 28 V e *High Voltage* DC (HVDC) ± 270 V, aos quais são utilizados diversos conversores estáticos CA/CC-CC e inversores (CHEN; WANG; CHEN, 2018; KARANAYIL; CIOBOTARU; AGELIDIS, 2017) em que são aplicáveis as tecnologias mencionadas.

Em estudos anteriores, foram abordadas algumas comparações entre SiC MOSFET e SiC-Cascode. No estudo de Marroqui et al., (2019), foi analisada a robustez das tecnologias em condições de curto-circuito à tensão de 1000 V, onde ambas as tecnologias se apresentaram capazes de suportar eventos de 3 μ s, e demonstraram pouca variação em seus parâmetros após 200 ocorrências deste tipo. No estudo de Zhao et al., (2022), foi observada a aptidão dos semicondutores para funcionamento em paralelismo, onde o dispositivo SiC-MOSFET selecionado se apresentou com maior eficiência na divisão de correntes, a partir de um teste de duplo pulso, em tensão contínua de 400 V e carga indutiva de 150 μ H. Na análise abordada em Martin et al., (2018), é observada a aplicação das tecnologias mencionadas em um inversor de alta potência (100 kW), a uma frequência de chaveamento fixa de 50 kHz, onde a tecnologia SiC-Cascode apresentou maior eficiência e densidade de potência na maioria dos casos. Contudo, os estudos demonstraram comparações entre as tecnologias apenas em caráter restrito, com ênfase em características específicas e frequências de chaveamento predeterminadas.

Neste contexto, este trabalho de conclusão de curso apresenta um estudo comparativo da aplicação dessas duas tecnologias WBG à base de SiC, a partir do conversor estático *Boost* operando em altas frequências de comutação (50 – 1000/1300 kHz) como conversor CC-CC, e como conversor CA-CC com correção do fator de potência (PFC). As frequências de entrada para o conversor CA-CC serão relativas à da rede elétrica local (60 Hz), e também para aplicações em sistemas MEA (400 Hz e 800 Hz). O estudo tem como contribuição principal a análise de eficiência das tecnologias descritas a partir da variação de frequências de comutação, por meio de estimativas de perdas e resultados experimentais, baseando-se na análise de perdas em relação à frequência de ambos os dispositivos analisados. Adicionalmente, são enfatizadas

as especificidades de cada dispositivo no âmbito de altas frequências, contribuindo para a aplicação das tecnologias no desenvolvimento de protótipos com elevada densidade de potência.

O trabalho é dividido da seguinte forma: a Seção 2 aborda o contexto onde está inserido o trabalho e sua justificativa. A Seção 3 trata das teorias abordadas no estudo, com um adendo às dificuldades relacionadas a altas frequências de comutação, enquanto a Seção 4 descreve a topologia proposta para a realização dos testes, incluindo características de projeto e estratégias de controle. Por fim, a Seção 5 apresenta os resultados adquiridos, com análises e comparações entre as tecnologias. Conclusões e demais comentários são realizados na Seção 6.

2 JUSTIFICATIVA

2.1 EFICIÊNCIA E CONSERVAÇÃO DE RECURSOS NATURAIS

A eletrônica de potência é amplamente aplicada na conversão de parâmetros elétricos da energia utilizada nos mais diversos dispositivos, desde aparelhos microeletrônicos a transmissão de energia elétrica em corrente contínua, passando pelos mais variados níveis de corrente, tensão e potência. Para a manipulação desses parâmetros, utilizam-se conversores de potência, geralmente comutados em altas frequências, a partir da utilização de semicondutores como chaves passivas e ativas.


Tratando-se dos semicondutores, de acordo com a tecnologia aplicada em cada dispositivo, existe uma considerável redução nas perdas e uma consequente elevação na eficiência do dispositivo (AL-BAYATI et al., 2017; RUBINO et al., 2015). Este fato pode ser avaliado na miniaturização de transistores em processadores, que aumentaram significativamente o desempenho dos dispositivos nas últimas décadas. Ao analisar os semicondutores no âmbito dos elementos comutadores de potência, temos uma constante evolução tecnológica voltada para melhoria de eficiência baseada nos semicondutores construídos em Si, que abrangem maioria dos produtos disponíveis do mercado, e se aproximam de seu limite físico-químico (AKIO NAKAGAWA; YUSUKE KAWAGUCHI; KAZUTOSHI NAKAMURA, 2007). Devido ao limite imposto pelo material, diversos semicondutores se tornaram alvos de pesquisas nos últimos anos, com o objetivo de substituir o Si e, eventualmente, ultrapassá-lo em qualidade e complexidade tecnológica.

Considerando o contexto atual de busca por equilíbrio ambiental e utilização cada vez mais eficiente dos recursos naturais, dispositivos e tecnologias eficientes de conversão de energia elétrica ganham espaço, tornando-se alvos de pesquisa e desenvolvimento tecnológico devido à alta aplicabilidade e impacto em âmbito global. Não apenas a eficiência do dispositivo, mas também a densidade de potência deve ser analisada quando se trata de conversores eletrônicos comutados, corroborando para a aplicabilidade em sistemas embarcados. Logo, tornam-se necessários dispositivos semicondutores com perdas reduzidas em todos os âmbitos e características que levem a uma maior densidade de potência, como frequências de comutação e redução de dissipação de calor, as quais são imprescindíveis na redução de volume e peso dos equipamentos.

No contexto atual, a tecnologia mais promissora encontrada comercialmente é a de SiC, com altas velocidades de comutação, baixa resistência de condução e elevada tensão de ruptura,

características ideais para utilização nos dispositivos eletrônicos comutados. A tecnologia está em constante melhoria, mas já apresenta resultados superiores aos dispositivos de Si nas mais variadas aplicações, como no exemplo em inversores com alta densidade de potência (YAMAGUCHI; KATSURA; YAMADA, 2016) e em conversores chaveados (AL-BAYATI et al., 2017), como a curva de eficiência vista na Figura 2, onde observa-se maior eficiência para os dispositivos WBG, em comparação com semicondutores de Si.

Figura 2 - Comparação entre tecnologias de chaves



Fonte: Adaptado de Al-bayati et al., (2017).

Como forma de mitigar as perdas de energia em todos os processos de fabricação e utilização dos dispositivos comutados, o SiC tem papel muito importante devido à redução de perdas por condução e chaveamento e, quando aliado a altas frequências de comutação, alcança resultados ainda maiores em relação à conservação de energia e recursos naturais. Trata-se de matérias primas consideravelmente reduzidas pela redução dos dissipadores de calor utilizados na refrigeração dos dispositivos, na produção dos elementos passivos reduzidos pela alta frequência de comutação; e também pela redução da dissipação de energia útil na forma de calor.

Portanto, a aplicação da tecnologia proposta impacta positivamente, em vários aspectos, a conservação da energia e dos recursos naturais, contribuindo para uma redução no impacto ambiental causado pela atividade humana.


2.2 CONTROLE DIGITAL NA ELETRÔNICA DE POTÊNCIA

Tratando-se das tecnologias discutidas, por possuir maiores velocidades de comutação e aplicações em potências elevadas, torna-se necessário um acionamento preciso para

equipamentos que se utilizam desta, com controle computacionalmente custoso e robusto de forma a reduzir eventuais perdas de energia. Para isto, são utilizados *gate drivers* específicos para esses dispositivos – no caso de transistores – acionados pelos mais diversos controles.

Uma das formas de controle aplicável é a utilização de processadores de sinais digitais (DSP, sigla em inglês para *Digital Signal Processor*), que são programáveis e apresentam recursos indispensáveis para um controle preciso e eficaz. Com a possibilidade de utilização de múltiplos núcleos de processamento, torna-se possível a realização concentrada de diversas tarefas simultaneamente, em tempo real, abrangendo uma maior possibilidade de manipulações no controle do dispositivo e integração com elementos próximos. O trabalho de Tajuddin; Rahim; Daut (2009) mostra em detalhes a aplicação do controle digital aplicado a um conversor comutado, como visto no diagrama da Figura 3, onde é demonstrada a aplicação de controle digital a partir do DSP TMS320F2812, em um conversor chaveado *Buck*.

Figura 3 - Controle digital de conversor baseado em DSP



Fonte: Adaptado de Tajuddin; Rahim; Daut, (2009).

Com o intuito de desenvolvimento tecnológico, o DSP é amplamente aplicado, devido à facilidade da manipulação do controle de forma digital pelo projetista, alcançando resultados projetados conforme a necessidade do dispositivo. Pela possibilidade de aplicação dos mais variados e complexos tipos de controle, a aplicabilidade dos sistemas implementados alcança um novo nível, que seria impraticável com a utilização de elementos analógicos, como filtros de ordens superiores e controles variáveis com o tempo. Diversos estudos utilizam a tecnologia,

demonstrando a alta capacidade de desenvolvimento de sistemas complexos e inovadores, desenvolvendo novas tecnologias aplicadas à eletrônica de potência. Como exemplo, pode-se citar o Retificador Híbrido Monofásico Bidirecional (FONSECA BARBOSA et al., 2020) e o conversor *Boost bridgeless* em meia ponte (CUNHA et al., 2019).

Logo, a utilização de sistemas de controle digitais ou discretizados na eletrônica de potência por meio de DSPs permite a evolução tecnológica da área, a partir de sistemas de controle eficientes, incitando o desenvolvimento de novas tecnologias e aplicações relacionadas a manipulação dos parâmetros elétricos da rede.

2.3 ALTAS FREQUÊNCIAS DE COMUTAÇÃO E DENSIDADE DE POTÊNCIA

Conversores eletrônicos comutados utilizam-se essencialmente de semicondutores como chaves, aplicando e recebendo energia de elementos passivos inerentes ao circuito. A redução de volume e peso dos conversores é um fator crítico para a eficiência geral em certas aplicações, como na aviação e em veículos elétricos, que além da redução dos dispositivos dissipadores de calor, está ligado ao tamanho (volume e peso) dos elementos passivos aplicados.

Apesar da evolução nas tecnologias de fabricação de indutores e capacitores, a partir da melhoria dos materiais empregados na produção dos mesmos, o volume e peso desses dispositivos ainda são fatores a se trabalhar para a obtenção de uma maior densidade de potência. Uma das formas de se reduzir essas características está ligada diretamente à frequência de comutação da corrente elétrica nesses dispositivos, sendo o volume e peso inversamente proporcionais à frequência aplicada. Na Tabela 1 tem-se um exemplo da redução dos elementos passivos com a elevação da frequência de comutação, vista no trabalho de Al-bayati et al. (2017), onde os elementos alcançam redução de 90% com a variação de 20 kHz para 200 kHz de frequência de chaveamento.

Tabela 1 - Componentes reativos calculados de acordo com frequência de comutação

TAMANHO DOS COMPONENTES REATIVOS DO CONVERSOR CALCULADO EM DIFERENTES FREQUÊNCIAS DE CHAVEAMENTO				
Frequência de chaveamento (kHz)	20	80	140	200
Capacitor (μF)	23,469	5,8673	3,3528	2,3469
Indutor (mH)	19,2	4,8	2,7429	1,92


Fonte: Adaptado de Al-bayati et al., (2017).

Portanto, para um aumento de densidade de potência dos dispositivos eletrônicos comutados, torna-se necessária a avaliação de novas tecnologias de semicondutores, aliados a um controle rápido e preciso, adaptável às condições de operação e configuração, considerando a aplicação de altas frequências de comutação, com foco na redução de volume de elementos passivos.

2.4 CONVERSOR *BOOST* NA EQUALIZAÇÃO DE TENSÃO E CORRENTE

O conversor *Boost*, por possuir características de fonte de corrente na entrada, e elevador de tensão de saída, é altamente aplicável a estágios iniciais de ligação em diversos tipos de sistemas. Ele pode ser encontrado em estágios de controle de corrente e ajuste de tensão em sistemas fotovoltaicos, como em Fonseca Barbosa et al. (2020); em etapas de correção ativa de fator de potência aplicado à geração distribuída, na ligação de aerogeradores eólicos como em Hao et al. (2001) e Rahimi (2017); e aplicado em etapas de correção ativa do fator de potência na entrada de fontes chaveadas. Na Figura 4, tem-se como exemplo a estrutura proposta por Fonseca Barbosa et al. (2020), que utiliza o conversor *Boost* como etapa inicial de conexão de painéis fotovoltaicos à microrredes.

Figura 4 - Topologia proposta para conexão de PF em microrredes



Fonte: Adaptado de Barbosa et al. (2020).

Aplicando o controle digital mencionado, e pela redução dos elementos passivos e ativos utilizados em um conversor *Boost*, a topologia foi a escolhida como plataforma de testes de semicondutores. O *Boost* funciona como fonte de corrente de entrada para ligação à rede elétrica e com um ajuste fino de tensão de saída para a carga, tornando-se ideal para um elo CA-CC não isolado entre distribuidora e carga.

2.5 APLICABILIDADE A SISTEMAS EMBARCADOS E MEA

Sistemas embarcados são abundantes atualmente, nos mais diversos tamanhos e níveis de complexidade, atuando desde o controle microeletrônico de um relógio, até sistemas altamente complexos e dinâmicos de navios e aeronaves. A definição consiste em sistemas microprocessados que são anexados aos sistemas aos quais ele controla, situação encontrada com facilidade nos mais variados equipamentos utilizados.


Por necessitar de alimentação, os sistemas embarcados necessariamente utilizam formas de conversão e/ou armazenamento de energia, dos quais são inclusos conversores estáticos e baterias. Alguns exemplos de sistemas embarcados nos quais são necessários tais equipamentos são veículos elétricos (CUNHA et al., 2019), e sistemas aeronáuticos (CHEN; WANG; CHEN, 2018; KARANAYIL; CIOBOTARU; AGELIDIS, 2017), dos quais são aplicáveis conversores *Boost* em variados pontos de conversão elétrica, seja para controle de motores, ou para o acionamento de cargas eletrônicas.

Os sistemas elétricos atrelados ao conceito MEA, em específico, utilizam alta tensão e frequência em seus dispositivos, variando de 115-230 V_{rms} em tensão alternada, com frequência entre 350-800 Hz; e/ou sistemas HVDC de $\pm 270 V$, que trabalham em conjunto para a alimentação da aeronave e seus equipamentos, como visto na Figura 5, onde é ilustrado o sistema elétrico simplificado de um Boeing 787-8 Dreamliner. Por se tratar de veículos aéreos, o peso é crucial no desenvolvimento, o que reforça a utilização de tais níveis de tensão e frequência, de forma a otimizar a densidade de potência dos equipamentos elétricos.


Adicionalmente, os semicondutores WBG contribuem para um aumento em performance desses sistemas, os quais são influenciados por ambientes severos, baixa pressão atmosférica e radiação cósmica presentes em altas altitudes (SCHEFER et al., 2020). Na Figura 6, é ilustrada a utilização dessas tecnologias em conversores comutados de uma aeronave, onde é vista a utilização de frequências de chaveamento de aproximadamente 100 kHz. Contudo, observa-se a aplicabilidade de tais tecnologias a frequências ainda maiores, ultrapassando 500

kHz de chaveamento para as tecnologias atualmente desenvolvidas, e com limites ainda maiores quando considerada a limitação teórica das tecnologias.

Figura 5 - Sistema elétrico típico de uma aeronave



Fonte: Adaptado de Schefer et al., 2020.



Fonte: Adaptado de Schefer et al., 2020.

Logo, estudos com equipamentos atualmente aplicáveis a tais sistemas, que buscam por maior densidade de potência a partir de altas frequências de comutação, contribuem para o avanço tecnológico da área, assim como para a redução do consumo de combustíveis fósseis e perdas de energia, pontos cruciais para sistemas MEA e demais sistemas embarcados.

3 FUNDAMENTAÇÃO TEÓRICA

3.1 SEMICONDUTORES

Nesta seção, serão discutidas as tecnologias de SiC em questão, abordando as especificidades da topologia Cascode. Adicionalmente, serão discutidos problemas relacionados aos dispositivos WBG.

3.1.1 Silicon Carbide

O SiC é um composto químico a base de silício e carbono, geralmente sintético, mas encontrado também naturalmente na forma do raro mineral moissanite, um cristal que se assemelha visualmente ao diamante. Sua aplicação como semicondutor é relativamente recente, com primeiro dispositivo comercial desenvolvido em meados de 2010. O material suporta maiores temperaturas, frequências de comutação e tensões de ruptura comparado ao Si, apresentando impacto significativo nas aplicações de eletrônica de potência (AGHDAM; THIRINGER, 2009; AL-BAYATI et al., 2017; BURKART; KOLAR, 2013; MILLAN et al., 2014; NIELSEN et al., 2013; RUBINO et al., 2015; SWAMY; KANG; SHIRABE, 2015; YUAN; LAIRD; WALDER, 2021).

Apesar de se encontrar em fase de desenvolvimento tecnológico, os dispositivos comercializados apresentam-se superiores aos fabricados com Si, demonstrando ganho em eficiência, densidade de potência e velocidade de comutação. Devido aos parâmetros elétricos, possibilita a criação de transistores com menores capacitâncias intrínsecas, reduzindo as perdas por chaveamento e aumentando a largura de banda a partir da redução dos tempos de chaveamento e atrasos. Aplicado a diodos, apresentam-se em dispositivos com corrente recuperação reversa e tensão de recuperação direta nulas (“C3D10065A Datasheet”, 2015), que inibe perdas de potência por chaveamento nos dispositivos passivos.

A tecnologia começa a ganhar espaço no mercado, sendo aplicada a módulos de alta potência por diversos fabricantes. Além disso, é amplamente discutido no âmbito acadêmico como alternativa superior ao Si. Possui um preço intermediário, com transistores acessíveis à indústria e ao consumidor final.


3.1.2 Topologia Cascode

No estudo de circuitos amplificadores de múltiplos estágios, tem-se a configuração cascode ao ligar o coletor de um transistor bipolar de junção (BJT) ao emissor do transistor

seguinte, tratando-se de um divisor de tensão com uma configuração base-comum no coletor. Desta forma, alcança-se um circuito com elevado ganho, alta impedância de entrada e reduzida capacitância Miller, fatores que aumentam a largura de banda do circuito (BOYLESTAD; NASHELSKY, 2013). Analogamente, aplicado a FETs, a topologia implica na conexão de um primeiro dispositivo com seu terminal *source* conectado ao terminal *drain* do transistor seguinte, com as mesmas propriedades alcançadas com BJTs.

Na configuração do dispositivo utilizado, é adicionado um JFET como dispositivo de entrada e um MOSFET como dispositivo secundário e de controle, como mostra a Figura 7. O SiC-JFET utilizado na fabricação do dispositivo possui altas velocidades de comutação, baixa $R_{DS(on)}$ e alta tensão de ruptura, mas possui implementação inviável devido as características incomuns de acionamento e à falta de um diodo intrínseco. Aplicando-o nesta topologia com um Si-MOSFET de baixa tensão, as características do JFET tornam-se dominantes, com as características de acionamento simples do primeiro.

Figura 7 - Topologia cascode aplicada a FETs



Fonte: Autoria própria.

Analisando a operação, tem-se que a tensão V_{GS} do JFET é oposta a tensão V_{DS} do MOSFET. O JFET apresenta comportamento normalmente fechado, com bloqueio de corrente a partir de V_{GS} negativa. O MOSFET apresenta comportamento normalmente aberto, com condução controlada a partir de tensão positiva no terminal de *gate*. Quando a tensão é nula ou negativa no terminal de *gate* do MOSFET, a tensão V_{DS} aumenta, implicando em tensão V_{GS} cada vez mais negativa e bloqueando a passagem de corrente a partir do primeiro transistor, que se mantém responsável pelo maior bloqueio de tensão. Na situação complementar, quando o MOSFET é acionado, a tensão V_{DS} é praticamente nula (baixa $R_{DS(on)}$ para MOSFET de baixa tensão), implicando em baixa tensão V_{GS} e circulação livre de corrente entre os dispositivos. Portanto, os dispositivos se complementam a partir da agregação de suas melhores características, alcançando elevada robustez no dispositivo final (BENDEL, 2016). Algumas

das características desse tipo de transistor requer cuidados adicionais (“UnitedSiC Support - UnitedSiC”, 2022) e a utilização de duas tecnologias mescladas em uma mesma topologia de maior complexidade leva a maiores esforços de engenharia, podendo refletir no preço final do dispositivo.


3.2 DIGITAL SIGNAL PROCESSOR

Digital Signal Processor, ou no português processador de sinais digitais, é um microprocessador projetado para trabalhar com sinais digitais, em tempo real ou não. São geralmente muito rápidos, com capacidade de processamento de milhões de instruções por segundo. São encontrados em diversos aparelhos eletrônicos, como teclados musicais, multímetros, osciloscópios, filtros digitais, dentre outros dispositivos.

Na eletrônica de potência, o dispositivo é amplamente utilizado na implementação de controles digitais, a partir da utilização de periféricos como conversores analógico/digital (ADC), conversores digital/analógico (DAC), modulação por largura de pulso (PWM), dentre outras ferramentas que possibilitam cálculos e análises em tempo real.

No trabalho, foi utilizado o *Launchpad* LAUNCHXL-F28379D, da Texas Instruments®, o qual utiliza a arquitetura C2000 Delfino, com o microcontrolador F28379D, visto na Figura 8. Entre os recursos disponibilizados, estão 4 barramentos de 20 conexões, dois núcleos C28xCPU com 200 MHz de *clock*, dois *control law accelerators* (CLA), 1MB de memória flash, ADCs de 12 ou 16 bits, PWM de alta resolução, dentre outros recursos importantes para aplicações complexas em tempo real (TEXAS INSTRUMENTS®, 2022).

Figura 8 - *LaunchPad* F28379D



Fonte: Adaptado de Texas Instruments® (2022).

Os CPUs e CLAs disponíveis podem trabalhar em conjunto, ou operar separadamente no processamento dos sinais recebidos pelo dispositivo. Cada CPU coordena os periféricos gerais do dispositivo e uma CLA, a qual trabalha de forma dependente deste. Desta forma, os grupos CPU e CLA são programados em conjunto, em um mesmo projeto, enquanto o grupo correspondente à segunda CPU e CLA necessitam de programação separada, apresentando a necessidade de sincronização entre as atividades, quando na operação complementar.

A divisão de tarefas se faz necessária entre os núcleos de processamento, de forma a dividir atividades complexas entre os processadores para que sejam executadas no período entre as interrupções previamente programadas. Desta forma, otimiza-se a utilização do processamento, possibilitando maiores frequências de amostragem e controle, limitadas pelo período de amostragem dos sinais trabalhados.

O dispositivo pode funcionar em diversos modos, conectado ao computador ou não, a partir do armazenamento do programa utilizado em memória interna. Como o trabalho aplica o dispositivo a um protótipo, o mesmo será utilizado em modo de debug com aferição de variáveis em tempo real, a partir da conexão USB JTAG XDS100v2, possibilitando a análise do programa e do controle aplicado.


3.3 CONVERSOR *BOOST*

O conversor *Boost* é um conversor estático CC-CC elevador de tensão, ou seja, que disponibiliza em sua saída uma tensão maior que em sua entrada. Esse fenômeno é possível a partir do armazenamento de energia em elementos passivos (indutores e capacitores), realizado a partir do chaveamento em determinados pontos do circuito. Na Figura 9, tem-se o circuito equivalente do conversor em (a).

A energia da fonte é armazenada no indutor em forma de energia magnética, enquanto a chave encontra-se fechada, realizando o retorno da corrente para a fonte. Neste período, considerando o funcionamento em regime permanente, a tensão sobre o diodo é negativa, e polariza-o inversamente, funcionando idealmente como circuito aberto, como visto na Figura 9 (b).

Na condição complementar, com a chave aberta, o diodo é diretamente polarizado, conduzindo a energia armazenada no indutor para o capacitor e para a carga, vista na Figura 9 (c).

Figura 9 - Conversor *Boost*, etapas de operação



Fonte: Adaptado de Hart (2011).

Analisando o ganho estático de tensão para condições ideais, a partir da lei de Kirchhof das tensões, tem-se:

$$V_{in} = V_{Db} + V_{Lb} + V_o, \quad (1)$$

sendo V_{in} a tensão de entrada, V_{Db} a tensão sobre o diodo, V_{Lb} a tensão sobre o indutor, e V_o a tensão de saída. Como a tensão média no indutor é igual a zero em regime permanente (HART, 2011, pág. 25), tem-se as equações (2) e (3):

$$\frac{1}{T} \int_t^{t+T} v_{Lb}(t) dt = 0 \quad (2)$$

$$\frac{1}{T} \left(\int_0^{DT} (V_{in}) dt + \int_0^{(1-D)T} (V_{in} - V_o) dt \right) = 0 \quad (3)$$

sendo D a razão cíclica do chaveamento, e T o período de chaveamento.

Resolvendo a integral, tem-se o ganho estático, representado pela equação (4).

$$\frac{V_o}{V_{in}} = \frac{1}{1 - D} \quad (4)$$

Portanto, o ganho de tensão depende, em condições ideais e com elementos armazenadores suficientemente grandes, apenas da razão cíclica aplicada ao chaveamento do circuito. Para aplicações reais, deve-se considerar as resistências série dos elementos passivos, para um controle preciso de ganho e potência, que dependem também da capacidade de armazenamento de energia dos mesmos (HART, 2011). As demais equações e desenvolvimentos analíticos detalhados relativos ao conversor são apresentadas no APÊNDICE A.

A chave aplicada ao conversor é variável, podendo ser aplicável até mesmo um interruptor mecânico, sem prejuízo aos equacionamentos realizados. Na eletrônica de potência, esta chave é geralmente um transistor, como BJTs, MOSFETs, JFETs, dentre outros dispositivos semicondutores. O diodo também pode ser substituído por um transistor, desde que corretamente controlado para conduzir de forma complementar à chave principal.

O conversor apresenta características de fonte de corrente em sua entrada, pela suavização da corrente pelo indutor, enquanto sua saída apresenta característica de fonte de tensão, disponibilizando tensão constante para cargas variáveis em condições ideais. Devido à característica de fonte de corrente na entrada, possibilita-se a aplicação do conversor para correção do fator de potência, a partir da imposição de corrente com forma igual e em fase com a tensão de entrada, realizada por controladores específicos e sinais de referência definidos pelo projetista, vistos na sequência.

3.4 SISTEMAS DE CONTROLE

Para o controle de corrente de entrada e tensão de saída em conversores chaveados, são utilizados sistemas de controle realimentados, de forma a reduzir ou anular o erro em regime permanente, de acordo com uma referência previamente definida em projeto. Os sistemas podem ser projetados no domínio da frequência, a partir da planta previamente modelada, e discretizados para o domínio z , para a aplicação em sistemas digitais.

Para a modelagem do sistema, pode ser utilizada a modelagem por espaço de estados, a qual será definida adiante. Também serão aplicados sistemas sofisticados, como *Phase-Locked Loop* (PLL) e alguns modelos de controladores realimentados, detalhados nas seções posteriores.

3.4.1 Modelagem em Espaços de Estados

O espaço de estados é uma representação matemática matricial de sistemas físicos, onde podem ser representados quaisquer sistemas com múltiplas entradas e saídas. A representação matricial corresponde a um sistema linear invariante no tempo, que depende das variáveis de estado, suas derivadas, e algumas matrizes dependentes do sistema físico analisado. Nas equações (5) e (6), tem-se o sistema matricial correspondente ao espaço de estados.

$$\dot{x}(t) = A \cdot x(t) + B \cdot u(t) \quad (5)$$

$$y(t) = C \cdot x(t) + D \cdot u(t) \quad (6)$$

Onde:

$x(t)$ – Vetor de estados;

$\dot{x}(t)$ – Derivada do vetor de estados em relação ao tempo;

$y(t)$ – Vetor de saída;

$u(t)$ – Vetor de entrada;

A – Matriz de sistema;

B – Matriz de entrada;

C – Matriz de saída;

D – Matriz de ação avante.

Primeiramente, é necessária uma análise de circuitos elétricos de forma a determinar as referidas matrizes do sistema. Em circuitos elétricos, tradicionalmente, o número de variáveis de estado coincide com o número de elementos armazenadores de energia presentes no circuito, os quais são suficientes para a representação matemática do sistema. Por conveniência, escolhem-se a corrente no indutor e tensão no capacitor como variáveis de estado.

Para a determinação das funções de transferência dos circuitos analisados, utiliza-se o modelo médio em espaço de estados, os quais trabalham com todas as condições de operação das chaves, sendo necessário a determinação das matrizes de estado para cada condição de operação. Após a determinação, considera-se um ponto de operação correspondente às especificações de projeto e introduz-se uma perturbação na razão cíclica para análise do modelo matemático. Trabalhando essas equações no domínio da frequência, encontram-se as funções de transferência do sistema.

Em Barbi (2015), são resolvidos os equacionamentos de alguns conversores típicos da eletrônica de potência, dentre eles o conversor *Boost*, aplicado ao estudo. A função de transferência simplificada do conversor *Boost* em condução contínua para o controle de tensão,

para um modelo ideal, é vista na equação (7). O equacionamento para a função de transferência de corrente é realizado de forma análoga, com função de transferência descrita na equação (8). Como as resistências série dos elementos passivos são negligenciáveis, e pouco afetam o comportamento do sistema para baixos valores de ganho, serão desconsideradas para fins de simplificação.

$$G_1(s) = \frac{\widehat{v}_o(s)}{\widehat{d}(s)} = \frac{V_{Co} \cdot (R_o \cdot D^2 - 2 \cdot R_o \cdot D + R_o - L \cdot s)}{(D - 1)^2 \cdot (R_o \cdot D^2 - 2 \cdot R_o \cdot D + C \cdot L \cdot R_o \cdot s^2 + L \cdot s + R)} \quad (7)$$

$$G_2(s) = \frac{\widehat{i}_{in}(s)}{\widehat{d}(s)} = \frac{V_{Co} \cdot (C \cdot R_o \cdot s + 2)}{(D - 1)^2 \cdot (R_o \cdot D^2 - 2 \cdot R_o \cdot D + C \cdot L \cdot R_o \cdot s^2 + L \cdot s + R)} \quad (8)$$

Onde:

$\widehat{v}_o(s)$ – Resposta da tensão de carga, na forma de pequena componente alternada em torno de um ponto de operação;

$\widehat{d}(s)$ – Perturbação da razão cíclica, em torno de um ponto de operação;

D – Razão cíclica especificada em projeto;

C – Capacitância do *Boost*;

L – Indutância do *Boost*;

V_{Co} – Tensão inicial no capacitor;

R_o – Resistência de carga.


A partir da determinação da função de transferência no domínio da frequência, possibilita-se a análise e compensação do sistema de forma arbitrária, alcançando os requisitos de desempenho necessários para a aplicação desejada.

3.4.2 Sistemas de Controle Realimentados

No estudo de sistemas de controle, os sistemas realimentados, ou sistemas em malha fechada, são utilizados para corrigir empecilhos encontrados em sistemas de malha aberta, como sensibilidade a perturbações e falta de habilidade para a correção de seus efeitos (NISE, 2011). Um modelo genérico de sistema em malha fechada é ilustrado na Figura 10.

A primeira junção de soma realiza a subtração do sinal de saída do sinal de referência aplicado em sua entrada, formando assim o sinal de atuação do sistema. Caso exista esse sinal, o sistema aciona a planta, a partir do controlador, de forma a anular o sinal de atuação e minimizar o erro encontrado, compensado o efeito das perturbações.

Figura 10 - Arquitetura de um sistema realimentado genérico



Fonte: Adaptado de Nise (2011).

O processo, ou planta, determina a resposta do sistema ao sinal de atuação, de acordo com as características físicas. Para o ajuste dessa resposta, é utilizado o controlador, de forma a alcançar condições de desempenho necessárias ao processo físico, como tempo de resposta, sobressinal e erro em regime permanente.

Dentre os sistemas de controle realimentados utilizados no estudo, tem-se o controlador proporcional integral (PI), e o *Phase-Locked Loop*, descritos nas seções adiante.

3.4.2.1 Controlador Proporcional-Integral

Um dos controladores amplamente utilizados é o controlador PI (Proporcional-Integral), o qual anula o erro em regime permanente para referências constantes e ajusta as condições de desempenho dentro de um limite prático. A função de transferência desse controlador é exibida na equação (9):

$$G_{PI}(s) = K_1 + \frac{K_2}{s} \quad (9)$$

onde K_1 corresponde ao ganho proporcional e K_2 ao ganho integral do sistema.

Devido à simplicidade e facilidade de implementação, o controlador PI foi amplamente utilizado nesta pesquisa, com o intuito de anular os erros em regime permanente em diversos pontos do controle aplicado. Sua implementação digital é simples e necessita de poucas variáveis e linhas de código, fatores cruciais em sistemas aplicados em tempo real com alta taxa de amostragem.

O projeto dos compensadores pode ser realizado de forma analítica ou utilizando ferramentas computacionais, como o MATLAB. Para o último, a otimização é realizada a partir do levantamento da planta e do compensador aplicado. Analisa-se a resposta do sistema em malha fechada e as características de desempenho de forma interativa, avaliando os requisitos


necessários tanto no domínio do tempo quanto no domínio da frequência, mostrando-se uma ferramenta imprescindível na análise de sistemas de controle.

O projeto dos compensadores, por conveniência, é realizado no domínio da frequência, tendo como referência de aplicação sistemas analógicos. Quando utilizados em sistemas digitais, deve-se atentar à amostragem do sistema, fator de extrema importância no tratamento de sinais de frequências elevadas. Segundo o teorema de Nyquist, a amostragem deve ser igual ou maior que a maior frequência a ser amostrada, de forma a não sofrer com *aliasing*, problema relacionado a observação de frequências não condizentes com o sinal encontrado fisicamente.

3.4.2.2 Phase-Locked Loop

O *Phase-Locked Loop* é um sistema realimentado, utilizado para o sincronismo de fase e frequência em sistemas elétricos e de telecomunicações. Por apresentar alta capacidade de rejeição a ruídos e sinais harmônicos (TEODORESCU; LISERRE; RODRÍGUEZ, 2011), é amplamente utilizado em sistemas de potência, sendo responsável pelo sinal de referência da rede elétrica. A Figura 11 ilustra o diagrama básico de um PLL, onde são apresentados os principais componentes do sistema.

Figura 11 - Diagrama básico de um PLL




Fonte: Adaptado de Teodorescu; Liserre; Rodríguez, 2011.

O detector de fase, bloco de entrada do sistema, é responsável por gerar a diferença de fase entre os sinais de entrada e o sinal do oscilador controlado por tensão, correspondente à saída do PLL. Nesse sinal, por considerar imperfeições do sinal de entrada, podem ser encontradas componentes harmônicas e de alta frequência. Em seguida, o sinal passa por um filtro passa baixas, o qual é responsável pela filtragem das componentes de alta frequência indesejadas no circuito. Por apresentar erro nulo em regime permanente, um controlador PI pode ser aplicado a esta etapa. Por fim, o sinal de erro de fase filtrado alcança o bloco do oscilador controlado por tensão, de forma a disponibilizar um sinal de mesma frequência e fase do sinal de entrada, livre de ruídos e componentes harmônicas.

Derivadas desta estrutura básica, são encontradas diversas topologias de sistemas PLL, as quais podem ser aplicáveis em diversas situações, de acordo com o objetivo do projeto. Dentre elas, encontra-se o SOGI-PLL (*Second Order Generalized Integrator-PLL*), topologia a qual foi aplicada a este trabalho. Nesta topologia, o sinal de referência gerado e a dinâmica do sistema são melhorados, a partir da realimentação tanto em fase quanto em frequência. A Figura 12 ilustra o diagrama do SOGI-PLL.

Figura 12 - Diagrama de controle, PLL SOGI



Fonte: Adaptado de Teodorescu; Liserre; Rodríguez, 2011.

O sinal de entrada passa primeiramente por um filtro adaptativo, denominado de QSG (gerador de sinal em quadratura). Nesta etapa, é gerada uma referência em quadratura nos eixos estacionário e ortogonal $\alpha\beta$, os quais são aplicados à transformada de Park para a reconstituição em sinais rotacionais no eixo dq . Um valor de ganho K aplicável a esse bloco é $\sqrt{2}$ (BARBOSA, 2020; TEODORESCU; LISERRE; RODRÍGUEZ, 2011).

O sinal de entrada passa então por um filtro passa baixas, sendo tradicionalmente um controlador PI, e então pelo gerador de fase/frequência, responsável pelo sinal de referência gerado. É necessária a determinação de uma frequência angular central ω_c próxima à frequência da rede, como condição inicial do sistema. Os valores gerados de frequência angular e fase realimentam os blocos da transformada de Park e do filtro adaptativo, respectivamente, de forma a minimizar/anular o erro em regime permanente.

3.4 PERDAS EM CONVERSORES CHAVEADOS

Tratando-se das perdas em equipamentos de eletrônica de potência, pode-se destacar as perdas por condução, perdas por chaveamento e as perdas magnéticas. Perdas por bloqueio, apesar de existirem, não contribuem de maneira significativa nos estudos realizados, logo serão desprezadas. Nesta seção, serão detalhadas as perdas consideradas, calculadas por um método de estimativa aplicável a estrutura proposta, para a operação como conversor CC-CC.

3.4.1 Perdas por Condução

As perdas por condução nos circuitos comutados podem ser estimadas a partir da resistência dos elementos utilizados, bem como da corrente circulante no circuito a ser analisado, com exceção dos diodos, os quais também dependem da sua tensão de polarização direta. As perdas do dispositivo FET pode ser expressa como:

$$P_{cond(S)}(t) = R_{DS(on)}(T_j)i_S^2(t), \quad (10)$$

onde $P_{cond(S)}$ é a potência dissipada por condução na chave, i_S equivale a corrente de dreno, $R_{DS(on)}$ é a resistência entre dreno e fonte no estado ligado e T_j indica a temperatura de junção do transistor.

Analisando o valor médio durante um ciclo de condução T , obtêm-se:

$$P_{cond(S)} = \frac{1}{T} \int_0^T P_{cond(S)}(t) dt = \frac{1}{T} \int_0^T R_{DS(on)}(T_j)i_S^2(t) dt \quad (11)$$

$$P_{cond(S)} = R_{DS(on)}(T_j)i_{S(rms)}^2. \quad (12)$$

Para o diodo, as perdas por condução consistem na potência dissipada durante sua polarização direta, que pode ser dada por

$$P_{cond(D)}(t) = V_D(t)i_D(t), \quad (13)$$

onde $P_{cond(D)}$ é a potência dissipada por condução no diodo, V_D é a tensão nos terminais do diodo e i_D é a corrente circulando no mesmo.

As potências médias podem variar, de acordo com a topologia utilizada. Considerando o conversor *Boost*, a potência média é calculada como

$$P_{cond(D)} = V_f I_L (1 - D), \quad (14)$$

onde V_f é a tensão de polarização direta do diodo, I_L equivale a corrente média no indutor do conversor *Boost*, e D representa a razão cíclica de funcionamento. A tensão de polarização direta é afetada pela temperatura e pelas condições de carga, sendo os valores utilizados para tais condições encontradas em datasheet.

As perdas por condução nos capacitores $P_{cond(C)}$ também são relevantes ao estudo, e serão calculadas a partir da resistência série equivalente $R_{ESR(C)}$, e da corrente i_c do banco de capacitores utilizado, na equação

$$P_{cond(C)} = R_{ESR(C)} i_C^2(rms). \quad (15)$$

Nos indutores, a análise de perdas se dá de forma semelhante, a partir da resistência série $R_{ESR(L)}$ mensurada no componente, sendo expressa por:

$$P_{cond(L)} = I_{L(rms)}^2 R_{ESR(L)}, \quad (16)$$


a qual modela a potência dissipada por condução no indutor $P_{cond(L)}$, utilizando a corrente eficaz no indutor ($I_{L(rms)}$).

As demais perdas por condução, como nas trilhas da PCB ou em cabos de conexão, possuem contribuição reduzida, sendo consideradas perdas complementares, as quais não serão abordadas na análise.

3.4.2 Perdas por Chaveamento

As perdas por chaveamento ocorrem durante as transições de estado dos semicondutores, sendo caracterizadas pela superposição entre tensão e corrente neste instante. Como o número de transições é diretamente proporcional à frequência de comutação, as perdas por chaveamento também possuem a mesma característica. A Figura 13 ilustra as perdas ocorridas durante o chaveamento de um transistor, como exemplo das condições encontradas para as formas de onda de tensão e corrente.

Figura 13 - Superposição de formas de onda, perdas por chaveamento



Fonte: Autoria própria.

Contudo, as perdas por chaveamento possuem maior complexidade de modelagem, sendo necessária a contribuição de diversos estudos com fim de elaborar um modelo que se aproxime ao encontrado na prática. O trabalho de O. Prado et al. (2021) apresenta um modelo

analítico para MOSFETs, de forma a sintetizar um modelo eficiente baseado em estudos anteriores, o qual será caracterizado adiante.

As perdas para MOSFETs serão estimadas, baseada nos tempos de sobreposição das formas de onda a partir de:

$$P_{sw(S)} = \frac{1}{2} (t_{on} I_{on} + t_{off} I_{off}) f_{ch} V_{DS}, \quad (17)$$

onde $P_{sw(S)}$ representa a potência dissipada por chaveamento no MOSFET, t_{on} e t_{off} são os tempos de sobreposição nas transições para condução e bloqueio respectivamente, I_{on} e I_{off} são as correntes de comutação de entrada e saída, f_{ch} indica a frequência de chaveamento e V_{DS} a tensão de bloqueio na chave.

Para a determinação dos tempos de sobreposição, são modelados os comportamentos de carga e descarga das capacitâncias de *gate-source* (C_{GS}) e *gate-drain* (C_{GD}). A modelagem da carga entre *gate-source* (Q_{GS}) se dá a partir da capacitância de entrada (C_{ISS}) do MOSFET, da tensão de limiar de *gate* (V_{TH}) e da tensão de *plateau* de *gate* (V_{PL}), e é descrita como

$$Q_{GS} = C_{ISS}(V_{PL} - V_{TH}). \quad (18)$$

Para o modelo de carga entre *gate-drain* (Q_{GD}), o estudo se torna complexo, devido às não-linearidades da capacitância C_{GD} com a variação de tensão de bloqueio. A partir das contribuições obtidas em O. Prado et al. (2021), o trabalho alcançou um modelo computacionalmente validável, que utiliza apenas dois pontos da curva de capacitância $C_{GD} \times V_{DS}$, encontrada em datasheet. A determinação do ponto A foi associado com a constante de tempo de circuitos RC (τ) representando a queda de tensão de V_{DS} em 2τ , onde a tensão atinge 13.5 % de V_{DS} . O método proposto baseia-se em uma linearização entre as tensões dos pontos A e B ($0,135.V_{DS}$ e V_{DS}), acarretando na aproximação pela área de um triângulo, equivalente à carga da capacitância C_{GD} . O modelo resultante é:

$$Q_{GD} = \frac{C_{GD(B)}V_{DS} + C_{GD(A)}0.135V_{DS}}{2}, \quad (19)$$

Com as duas contribuições para a carga de gate, alcança-se a carga total (Q) necessária para o acionamento da chave, de acordo com a equação

$$Q = Q_{GS} + Q_{GD}. \quad (20)$$

Para o cálculo dos tempos de sobreposição, ainda são necessárias as correntes de gate para carga (I_{Gon}) e descarga (I_{Goff}), que necessitam das resistências de gate interna (R_{Gint}), para ligação (R_{Gon}) e desligamento (R_{Goff}). O cálculo é descrito pelas equações (21) e (22).

$$I_{Gon} = \frac{V_{DR} - V_{PL}}{R_{Gon} + R_{Gint}} \quad (21)$$

$$I_{Goff} = \frac{V_{PL}}{R_{Goff} + R_{Gint}} \quad (22)$$

Por fim, os tempos de sobreposição t_{on} e t_{off} podem ser calculados a partir das equações (23) e (24), os quais são utilizados na equação (17) para a determinação das perdas por chaveamento.

$$t_{on} = \frac{Q}{I_{Gon}} \quad (23)$$

$$t_{off} = \frac{Q}{I_{Goff}} \quad (24)$$

As perdas por chaveamento referidas ao diodo são relativas à recuperação reversa. Logo, devido à utilização de dispositivos da tecnologia SiC, que apresentam carga de recuperação reversa nula, a mesma será desconsiderada.

3.4.3 Perdas Magnéticas

Transformadores e indutores são componentes fundamentais em dispositivos de eletrônica de potência, sendo responsáveis pela interface entre as energias elétrica e magnética. De acordo com o material aplicado ao núcleo destes dispositivos, suas características e campos de aplicação se alteram, bem como as perdas magnéticas correspondentes.

Em síntese, as perdas no núcleo de dispositivos magnéticos são dependentes da variação do fluxo magnético, da temperatura, e da frequência de chaveamento imposta ao dispositivo. De acordo com o material utilizado, podem ser apresentadas pelos fabricantes curvas que determinam as perdas por volume (P_v) do material, de acordo com os parâmetros indicados. As perdas se dão, geralmente, por kW/m³, e se apresentam para valores discretos de variação de fluxo magnético.

Com as curvas em mãos, basta calcular a variação de fluxo magnético e o volume do núcleo utilizado. Em Melyman (2004), é apresentado o equacionamento da variação de fluxo

magnético para indutores (ΔB) representado na equação (25), onde utiliza o número de espiras (N), a ondulação de corrente no indutor (ΔI_L), o comprimento do gap magnético (l_g), o comprimento médio do caminho magnético (MPL) e a permeabilidade magnética relativa do material (μ_m) em unidades do SI.

$$\Delta B = \frac{0.4\pi N \frac{\Delta I_L}{2} 10^{-2}}{l_g + \left(\frac{MPL}{\mu_m}\right)} \quad (25)$$

A partir dos dados coletados, calcula-se a perda no indutor a partir da equação (26) sendo P_{core} a potência dissipada no núcleo magnético, e VOL_L o volume do indutor em m^3 .

$$P_{core} = P_v VOL_L \quad (26)$$

3.5 CONSIDERAÇÕES SOBRE ALTA FREQUÊNCIA DE COMUTAÇÃO

A interferência eletromagnética (EMI, sigla em inglês para *Electromagnetic Interference*) é um fator crucial na eletrônica de potência, sendo amplamente abordado nos estudos relacionados à comutação abrupta de tensão e/ou corrente. Elevados valores de dv/dt e di/dt implicam na irradiação de ondas eletromagnéticas que, se não adequadamente mitigadas, causam efeitos indesejados ao próprio circuito, à equipamentos próximos e aos seres vivos ao seu redor. Apesar das vantagens das tecnologias WBG, as altas frequências de chaveamento, somada às altas potências dos equipamentos, podem acentuar a irradiação de EMI (BOGÓNEZ-FRANCO; SENDRA, 2012; YUAN; LAIRD; WALDER, 2021; ZHANG; WANG, 2020).

Ao utilizar semicondutores que apresentem tais características, o projetista é responsável pelas ondas emitidas no funcionamento do equipamento, e deve obedecer às normas de EMI e EMC (*Electromagnetic Compatibility*) locais, de forma a não interferir nas comunicações e no funcionamento de dispositivos próximos, além de manter a irradiação eletromagnética a um nível seguro para a manutenção da vida.

Algumas das formas de mitigação da irradiação de EMI consistem na aplicação de determinados detalhes no processo de fabricação da placa de circuito impresso (PCB): inserção de filtros EMI na entrada do circuito; aplicação de *ferrite beads* em conexões sensíveis do equipamento; ajuste de resistências de *gate driver*, a fim de limitar a dv/dt durante a comutação; dentre outras opções aplicáveis abrangidas pelos projetistas.

4 ESTRUTURA EXPERIMENTAL

O estudo realiza a avaliação de duas tecnologias recentes de semicondutores, para a demonstração de suas características e diferenças práticas relevantes. Na Tabela 2, tem-se os dispositivos utilizados nos ensaios práticos, com suas principais características típicas à temperatura de 25°C. As resistências de acionamento utilizadas também são mencionadas, juntamente com o custo unitário de cada dispositivo.

Tabela 2 - Dispositivos Utilizados

Dispositivos Utilizados		
Parâmetro	C3M0120100K ("C3M0120100K Datasheet", 2020)	UF3C120150K4S ("UF3C120150K4S Datasheet", 2019)
Tecnologia	SiC	SiC-Cascode
V_{DS} [V]	1000	1200
$V_{GS(th)}$ [V]	2,1	4,4
I_D [A]	22	18,4
$R_{DS(on)}$ [mΩ]	120	150
Q_g [nC]	22	25,7
C_{iss} [pF]	414	738
C_{oss} [pF]	48	58 ¹
C_{rss} [pF]	3	1,8
Preço unitário ² [USD]	8,513	10,55
Parâmetros de Gate Driver		
$R_{G(on)}$ [Ω]	10	11,7
$R_{G(off)}$ [Ω]	3,2	23,5
$C_{GS(ext)}$ [pF]	1000	1000

Fonte: Autoria própria.

¹ Este valor em datasheet é referente a uma menor tensão V_{DS} que no outro dispositivo. Para a tensão projetada, a capacitância é menor para o dispositivo SiC-Cascode. ² Fonte: (TRUSTEDPARTS.COM, 2022).

Para a avaliação e comparação dos parâmetros, será utilizado o conversor estático *Boost*, operado em altas frequências de comutação (maiores que 50 kHz), com fim de analisar a aplicabilidade de sistemas de alta frequência para um eventual ganho de densidade de potência, essencial para sistemas embarcados, como em aplicações MEA. O conversor foi conduzido por um sistema de controle digital, embarcado em um DSP TMS320F28379D da Texas Instruments, com utilização de tecnologia multi-núcleos. Nesta seção, serão abordados os conversores aplicados ao sistema de potência, assim como a estratégia de controle utilizada.


4.1 PROJETO DO CONVERSOR *BOOST*

O conversor estático elevador de tensão *Boost* pode ser utilizado nas mais diversas aplicações, operando como estágio de ganho de tensão em circuitos de corrente contínua, ou como estágio de entrada em retificadores com PFC. No estudo, será abordada a análise de perdas para o conversor operando como conversor estático CC-CC; e uma análise de eficiência global como conversor CA-CC com PFC ativo.

O diodo schottky utilizado em ambas condições de operação é da tecnologia SiC, modelo C3D10065A, apresenta tensão de bloqueio de 650 V, corrente contínua máxima de 30 A e tensão de polarização direta típica de 1,8 V. O diodo schottky possui ainda corrente de polarização reversa e tensão de recuperação direta nulas, minimizando as perdas relativas ao chaveamento.

Para o conversor CC-CC, o circuito apresenta a topologia da Figura 14, com parâmetros descritos na Tabela 3. Devido aos atrasos existentes, será ajustada a razão cíclica em operação, de forma a manter a tensão de saída conforme o projetado. O sistema conta com dispositivos de proteção contra surtos de tensão (varistor) e sobrecorrente (fusível), e também com proteção via software baseada em sinal de *trip* enviado pelo sensor de corrente, auxiliando na confiabilidade em situações de falha.

Figura 14 - Configuração experimental, conversor *Boost* CC-CC



Fonte: Autoria própria.

Tabela 3 - Parâmetros de projeto

Conversor <i>Boost</i> CC-CC	
Tensão de Entrada [V]	200
Tensão de Saída [V]	400
Capacitância C_B 1 [μF]	500
$R_{ESR(C)1}$ [mW]	300
Carga Resistiva [W]	160
Potência Nominal [W]	1000

Fonte: Autoria própria.

¹ Valores relativos à capacitância total equivalente.

Adicionalmente, os parâmetros do indutor utilizado são descritos na Tabela 4. O mesmo é utilizado em ambos os conversores experimentais, e também nas estimativas de perdas da Seção 5.1.


Tabela 4 - Parâmetros do indutor utilizado

Parâmetro	Valor
Material do núcleo	SIFERRIT N97
Fabricante do núcleo	TDK
Tipo de núcleo	PQ 50/50
Indutância L_B [μH]	594
$R_{\text{ESR(L)}}$ [$\text{m}\Omega$]	37
Comprimento do entreferro (mm)	~ 1
Material do entreferro	Papel
Número de voltas	45
Fio	AWG 18 x 2

Fonte: Autoria própria.

Para o conversor CA-CC, é adicionada uma ponte retificadora de Graetz ao início do circuito, com os demais parâmetros inalterados, ilustrado na Figura 15. Por possuir característica de fonte de corrente em sua entrada, a topologia é utilizada para PFC ativo, implementado via software no DSP. A tensão de entrada utilizada varia de acordo com a aplicação, sendo aplicadas tensões de $220 V_{\text{RMS}}/60 \text{ Hz}$, equivalente à tensão fase-fase da rede de distribuição local, e também tensões de $220 V_{\text{RMS}}$ nas frequências de 400 Hz e 800 Hz, relativo à implementação do conversor em sistemas MEA.

Figura 15 - Configuração experimental, conversor *Boost* CA-CC



Fonte: Autoria própria.

4.2 PLACA DE CIRCUITO IMPRESSO


Na confecção da PCB de potência, foram utilizados critérios de otimização para aplicações em alta tensão e altas frequências de chaveamento, baseados em *designs* de referência disponibilizadas por empresas fabricantes de semicondutores, tais como a Cree,

Texas Instruments, United SiC, dentre outras, com fim de otimizar o projeto a partir da placa de circuito, evitando problemas futuros.

Dentre os critérios utilizados, pode-se citar: implementação de *gate driver* o mais próximo quanto o possível aos terminais do MOSFET, de forma a reduzir indutâncias intrínsecas, que causam oscilações e sobressinal nos terminais de gate; utilização de componentes SMD (*Surface-Mounted Devices*), afim de reduzir indutâncias parasitas e volume total do dispositivo; redução dos nós de chaveamento e *loops* de corrente, afim de minimizar interferências causadas por di/dt (variação abrupta de corrente); trilhas com grande diferença de potencial em superfícies opostas da PCB, como reforço de isolamento para alta tensão; utilização de ferrite *beads* e filtros passivos para redução de interferências de alta frequência; capacitor de baixa R_{ESR} (resistência série equivalente, do inglês *Equivalent Series Resistance*) próximo ao nó de chaveamento, para redução das perdas iniciais de condução e amortização de oscilações de alta frequência; dentre outros.

Também foi adicionado na placa de circuitos um conversor CC-CC isolado para o *gate driver*, reforçando a isolamento galvânica entre a alimentação dos circuitos de controle e o circuito de acionamento. Os demais componentes foram alimentados por uma fonte externa, com tensão regulada a partir de circuitos integrados implementados na PCB. A placa final manteve dimensões de 100mm x 100mm, com dispositivos semicondutores mantidos na parte inferior da placa, para implementação de dissipador de calor. Na Figura 16, tem-se a PCB utilizada nos experimentos práticos, durante o processo de montagem dos componentes SMD.

Figura 16 - Placa de circuito impresso projetada, (a) frente e (b) verso



Fonte: Autoria própria.

Vale ressaltar a importância do *gate driver* para PCBs com alta largura de banda, levando em consideração suas características, limitações e recursos adicionais. Durante o projeto, devem ser considerados pelo projetista: os limites de corrente do *gate driver*, de forma a definir suas resistências de acionamento de acordo com a chave utilizada; frequências máximas de operação baseadas na energia necessária ao acionamento do FET; tempos de comutação, tempo morto e atrasos; características adicionais como isolamento galvânica e *Miller Clamp*; dentre outros recursos encontrados nas informações disponibilizadas pelo fabricante.

4.2 SENSORES E CALIBRAÇÃO

O sensoriamento dos parâmetros elétricos é realizado a partir de dois sensores de tensão não isolados, e um sensor de corrente isolado, de forma a regular e controlar o sistema nas condições especificadas em projeto.


Os sensores de tensão foram construídos em placa de circuito impresso à parte, projetada pelo grupo de pesquisa em trabalhos anteriores. O circuito foi adaptado para operação não isolada, com base em resistores, capacitores, e amplificadores operacionais LMV358, de forma a aumentar a impedância de entrada. Um dos sensores foi configurado para operação em tensão alternada, com *offset* de cerca de 1,5 V e sensibilidade de aproximadamente 0,3 mV/V. O segundo sensor é responsável pela aferição da tensão de saída contínua, e apresenta um *offset* nulo e sensibilidade de aproximadamente 0,9 mV/V. Por se tratar de uma placa em processo de registro de patente, o detalhamento não será realizado.

Já o sensor de corrente foi projetado na placa de circuito impresso de potência, de forma a não adicionar indutâncias parasitas relativas à cabeamentos de conexão. O sensor projetado foi baseado no circuito integrado MCA1101-20, o qual apresenta *offset* de aproximadamente 1,5 V, e sensibilidade aproximada de 18 mV/A. O sistema também conta com sinalização de sobrecorrente por uma de suas conexões, contribuindo para a implantação de um sistema de desligamento emergencial, e para a robustez do projeto. Na Figura 17, tem-se a região do circuito de sensoriamento em destaque.

A calibração de todos os sensores foi realizada manualmente, inicialmente a partir da aferição de dois pontos de operação e com o auxílio de instrumentos de precisão, como osciloscópios e multímetros digitais, e validados de acordo com a operação dos dispositivos. Com os dois pontos de operação e seus resultados já em termos de dados digitais, ajustou-se o

offset e ganho de cada sensor de forma a alcançar resultado condizente com os instrumentos auxiliares.

Figura 17 - Região de sensoriamento de corrente, PCB frente



Fonte: Autoria própria.


4.3 CONTROLE DIGITAL

O controle utilizado foi baseado no controle PWM (*Pulse Width Modulation*), onde existe uma frequência predefinida para o chaveamento e o controle trabalha apenas a razão cíclica. Para o conversor CC-CC, o controle foi realizado em malha aberta, com ajustes de razão cíclica para compensar os atrasos de acionamento e manter a tensão de saída aproximadamente constante. Já para o conversor CA-CC, é implementada a técnica de controle por corrente média (RAI et al., 2019), de forma a realizar uma imposição de corrente de entrada em tempo real, para a correta aplicação do PFC.

O sistema de controle para o conversor CA-CC consiste em duas malhas fechadas, ilustradas na Figura 18. A malha interna é responsável pelo controle de corrente, com realimentação da corrente de entrada, que passa por um controlador PI e controla diretamente o *gate driver* para realizar a imposição de corrente na entrada do circuito. Por atuar diretamente

no controle de corrente em tempo real, este necessita de alta velocidade (ou alta largura de banda, trabalhando em termos de resposta em frequência) de forma a acompanhar a referência imposta pela frequência da tensão de entrada.

Figura 18 - Estratégia de controle



Fonte: Autoria própria.

Complementarmente, controle externo é responsável pela referência de corrente e pela regulação da tensão de saída, os quais necessitam de uma realimentação de tensão de forma a anular o erro em regime permanente; e uma referência de tensão senoidal em fase com a tensão de entrada. Esta é disponibilizada a partir do processamento da tensão de entrada pelo SOGI-PLL, que filtra potenciais ruídos e distorções da mesma. A largura de banda do sistema deve ser baixa, de forma a não interferir na forma de onda imposta pelo SOGI-PLL. Também foi aplicado um filtro passa-baixas de primeira ordem na realimentação de tensão, de forma a atenuar a ondulação causado pela frequência da tensão de entrada.

4.3.1 Projeto dos Sistemas de Controle

Dentre as etapas de controle da Figura 18, algumas necessitam de atenção especial, devido à alta influência do projeto no resultado final obtido. Essas etapas são o SOGI-PLL, os compensadores PI e a implementação do filtro passa baixas da realimentação de tensão. O projeto desses elementos de controle, aplicados à sistemas digitais, são dependentes de diversas variáveis, como a frequência de amostragem e frequência de entrada, necessitando de ajustes para cada condição de operação.

O sistema do SOGI-PLL foi analisado previamente (BARBOSA, 2020), sendo necessários apenas ajustes para adequar os sistemas às condições de operação para determinada

frequência de entrada. Os ajustes foram realizados a partir da alteração da frequência angular de referência, e dos parâmetros do compensador PI, mantendo o tempo de acomodação aceitável para operação em rampa de frequência, condição encontrada em sistemas aeronáuticos e avaliada no estudo.


Para o projeto dos controladores, é necessária a função de transferência do conversor para pequenas perturbações na razão cíclica, para tensão de saída e corrente de entrada. A partir do modelo médio no espaço de estados, foi levantada a planta, baseada nas equações (7) e (8). Os parâmetros utilizados foram referentes aos valores de projeto, com razão cíclica média de 0,5 e resistência de carga de 160 Ω . As funções de transferência encontradas são vistas abaixo, nas equações (27) e (28).

$$G_{vd}(s) = \frac{\widehat{v}_o(s)}{\widehat{d}(s)} = -10000 \cdot \frac{s - 6,723 \cdot 10^4}{s^2 + 12,5 \cdot s + 8,403 \cdot 10^5} \quad (27)$$

$$G_{il}(s) = \frac{\widehat{i}_n(s)}{\widehat{d}(s)} = -6,7227 \cdot 10^5 \cdot \frac{s + 25}{s^2 + 12,5 \cdot s + 8,403 \cdot 10^5} \quad (28)$$


Analisando a resposta em frequência e o lugar geométrico das raízes para a planta de tensão (Figura 19) e de corrente (Figura 20), é constatado um ganho elevado em baixas frequências e atenuado para frequências elevadas. A partir da determinação dos polos e zeros, é definida também a instabilidade do sistema para a realimentação, vista pelo lugar geométrico das raízes no semiplano direito, para ambas as funções de transferência. Tal característica evidencia a necessidade da implementação de compensadores, de forma a possibilitar a realimentação e controle dinâmico do sistema.

Figura 19 - Características da planta de tensão no domínio da frequência: (a) Diagrama de Bode, (b) Lugar Geométrico das raízes



Fonte: Autoria própria.

Figura 20 - Características da planta de corrente no domínio da frequência: (a) Diagrama de Bode, (b) Lugar Geométrico das raízes



Fonte: Autoria própria.

Portanto, foram projetados compensadores PI para a correção da instabilidade, para o ajuste dos parâmetros de desempenho em regime transitório, e mitigar o erro em regime permanente do circuito.

Os controladores PI utilizados para a compensação de corrente e tensão foram projetados a partir da resposta em frequência em malha fechada, no software MATLAB. Cada controlador possui sua largura de banda estimada de acordo com a frequência de chaveamento e a frequência da tensão de entrada.

Para a corrente, os requisitos de largura de banda se situam entre 10 a 100 vezes a frequência da tensão de entrada, para responder rapidamente a variações na tensão da fonte; e menor que 1/10 da frequência de chaveamento, aproximadamente, de forma a atenuar a realimentação do sinal correspondente ao chaveamento. Já para o controle de tensão, a largura de banda deve se situar entre 10 a 100 vezes menor que a largura de banda do controlador de corrente, de forma a não interferir no controle de corrente de entrada, o que causaria distorções na forma de onda imposta. As margens de fase projetadas são mantidas acima de 45° para manter uma resposta transitória suavizada e estável. Portanto, o projeto leva a diferentes controladores para diferentes condições de operação, os quais são descritos na Tabela 5.


Tabela 5 - Funções de transferência dos controladores PI

Controlador	60 Hz	400 Hz
Corrente	$0,048914 \left(\frac{s + 2,196 \cdot 10^4}{s} \right)$	$0,16745 \left(\frac{s + 7,507 \cdot 10^4}{s} \right)$
Tensão	$0,020318 \left(\frac{s + 35,63}{s} \right)$	$0,094203 \left(\frac{s + 44,42}{s} \right)$

Fonte: Autoria própria.


Analisando novamente o sistema, a partir da resposta em frequência em malha aberta do sistema compensado em tensão, tem-se os seguintes resultados: o sistema projetado para operação em 60 Hz é estável em malha fechada (Figura 21), com margem de fase de 80° , assegurando uma resposta dinâmica suavizada, e largura de banda de 3,98 Hz, de forma a atenuar a ondulação de tensão causada pela alimentação. Observa-se também parte do lugar geométrico das raízes no semiplano esquerdo, o qual garante a estabilidade para a realimentação com baixos valores de ganho. Analogamente, para a operação em 400 Hz (Figura 22), o sistema apresenta margem de fase de 80° , e largura de banda de 15,9 Hz, com características semelhantes ao anterior.

Figura 21 - Características da planta compensada em malha aberta (60 Hz) no domínio da frequência: (a) Diagrama de Bode, (b) Lugar Geométrico das raízes



Fonte: Autoria própria.

Figura 22 - Características da planta compensada em malha aberta (400 Hz) no domínio da frequência: (a) Diagrama de Bode, (b) Lugar Geométrico das raízes




Fonte: Autoria própria.

Analisando a resposta transitória para ambos os sistemas apresentados com realimentação unitária, a partir da aplicação de um degrau unitário via MATLAB, obtêm-se as características ilustradas na Figura 23. Como observado, os sistemas apresentaram *overshoot*

de aproximadamente 1,52% e 5,8%, para as operações em 60 Hz e 400 Hz, respectivamente. O tempo de acomodação (1%) foi de 200 ms para o primeiro e 86 ms para o segundo. Os resultados dinâmicos reais podem variar, de acordo com o ponto de operação da corrente durante o degrau, e pequenas variações físicas presentes no circuito, como resistências série e indutâncias intrínsecas não consideradas na avaliação.

Os resultados do projeto foram validados computacionalmente, a partir de simulações no software PSIM para degraus de carga de 0.5 pu para 1 pu. Para o funcionamento em 60 Hz, observa-se um *undershoot* de tensão de aproximadamente 10% no degrau de carga, com tempo de acomodação menor que 200 ms, além de impor corrente senoidal na entrada do circuito com baixa distorção harmônica (THD < 5% para carga nominal), validando o sistema de controle projetado. Os resultados obtidos são ilustrados na Figura 24.

Figura 23 - Resultados dinâmicos em malha fechada, sistema compensado completo: (a) Operação em 60 Hz; (b) Operação em 400 Hz



Fonte: Autoria própria.


Para a operação em 400 Hz na entrada do sistema, foi aferido um *undershoot* de tensão de aproximadamente 5% no degrau de carga, e tempo de acomodação de cerca de 70 ms, com imposição de corrente senoidal também com baixa distorção harmônica (THD < 5% para carga nominal), validando o controle projetado. Na Figura 25, tem-se os resultados obtidos nesta condição de operação.

Tratando-se da operação em 400 Hz e 800 Hz, a largura de banda dos sistemas compensados com os controladores PI não satisfazem as condições de operação para frequências de chaveamento abaixo de 100 kHz, devido à atenuação insuficiente da frequência de chaveamento. Portanto, a frequência de 50 kHz não será analisada no estudo para essa condição de operação.

O filtro passa baixas foi de implementação simplificada, tratando-se de um filtro de primeira ordem. A frequência de corte escolhida foi única, de 40 Hz, de forma a atenuar a


realimentação da ondulação causada pela frequência nominal da rede em ambas as condições de operação do conversor CA-CC. O sistema apenas é alterado no domínio discreto, para diferentes frequências de amostragem a partir do processo de emulação.

Figura 24 - Validação do controle via simulação computacional, operação em 60 Hz



Fonte: Autoria própria.

Figura 25 - Validação do controle via simulação computacional, operação em 400 Hz



Fonte: Autoria própria.

4.3.2 Discretização e Implementação Digital

A emulação é o processo no qual se projetam compensadores discretizados a partir de compensadores analógicos, sem considerar o efeito dos processos de amostragem e reconstrução dos sinais. Os compensadores são “transformados” do domínio da frequência para o domínio discreto, ou domínio z , o qual leva em consideração os efeitos da amostragem dos sinais, mantendo as mesmas características de desempenho previamente estabelecidas.

Dentre os métodos de emulação encontrados na literatura, o método de Tustin (bilinear ou trapezoidal) mantém a estabilidade entre os domínios da frequência e z , facilitando a análise de aplicabilidade dos compensadores entre os domínios, incitando sua aplicação no estudo. A emulação consiste, basicamente, em substituir a variável complexa para:

$$s = \frac{z - 1}{z \cdot T}, \quad (29)$$

onde T é o período de amostragem do sistema. Após a transformação, o compensador é convertido em equações a diferenças, de forma a ser aplicado em sistemas digitais a partir de sua tradução em código.

Para a correta implementação em sistema digital de processamento, torna-se necessária a emulação dos controladores para o domínio discretizado. Para simplificação, foi utilizada a ferramenta “*s2z converter*”, disponibilizada no software PSIM, o qual realiza o procedimento de conversão e entrega os coeficientes do compensador discretizado. Cada compensador foi emulado para todas as frequências de amostragem utilizadas (100-500 kHz), e implementado via linguagem C no processador.

Como exemplo de discretização, tomemos o compensador da equação (30):

$$C(s) = 0,048914 \left(\frac{s + 2,196 \cdot 10^4}{s} \right). \quad (30)$$

Emulando o compensador para o domínio z , a partir do método de Tustin, a uma frequência de amostragem de 100 kHz, tem-se:

$$C[z] = \frac{y[z]}{x[z]} = \frac{0,054284757 - 0,043543243 \cdot z^{-1}}{1 - z^{-1}}. \quad (31)$$

Realizando a multiplicação cruzada na equação (31), isolando a resposta $Y[z]$, e substituindo para a simbologia de dados discretizados, tem-se:

$$y[n] = y[n - 1] + 0,054284757 \cdot x[n] - 0,043543243 \cdot x[n - 1], \quad (32)$$

a qual pode ser imediatamente traduzida em código, a partir do armazenamento das variáveis anteriores em memória e cálculo e atualização do valor da saída, durante a janela de amostragem. Repetindo este processo para todos os compensadores, de acordo com a frequência de amostragem utilizada, é realizada a conversão dos controladores para o domínio discreto, de forma a aplica-los no DSP a partir da linguagem de programação especificada.

Na implementação digital, os sinais externos de tensão e corrente são recebidos pelos ADCs (*Analog to Digital Converter*) do DSP, e convertidos em variáveis digitais de 12 bits, as quais são utilizadas no algoritmo de controle. A frequência de amostragem dos sinais é realizada de forma a cumprir o critério de Nyquist, onde é necessária uma frequência de amostragem ao menos duas vezes maior à frequência máxima observada, correspondente à frequência de chaveamento. Foi utilizado esse critério até o limite prático do DSP para o número de canais amostrados, que foi de cerca de 500 kHz de amostragem e 250 kHz de chaveamento, na operação com PFC ativo. A partir da frequência de 500 kHz, a amostragem permaneceu fixa, o que pode levar a inserção de ruídos indesejados no sistema de controle.

Adicionalmente, o sistema opera duas tarefas simultaneamente, a partir da divisão em dois núcleos de processamento: um dos núcleos fica responsável pela aquisição da tensão de entrada e pelo algoritmo do SOGI-PLL, enquanto o núcleo principal realiza as demais operações de controle e aquisição de sinais. O último também fica responsável pela desativação do sistema a partir dos *trips* de emergência e sobrecorrente, que são controlados por uma botoeira externa e pelo sensor de corrente, respectivamente.


4.4 CHAVE DE ESTADO SÓLIDO

Para a análise de robustez dos conversores e da dinâmica do controle aplicado, foi necessária a realização de degraus de carga à tensão e carga nominais de operação. Devido a indisponibilidade de disjuntores para tensão contínua maior que 400 V (tensão nominal na carga) em laboratório, houve a necessidade da implementação de uma chave de estado sólido para tal aplicação.

A chave consiste em um MOSFET de silício, modelo STB20N90K5 da STMicroelectronics©, acionado a partir de um botão e um *gate driver* isolado, de forma a manter a confiabilidade e segurança na aplicação de degraus de carga a condições nominais, sem prejuízo ao circuito de potência. O transistor utilizado suporta tensão de 900 V, com corrente máxima de 20 A, especificações muito superiores às condições de carga nominal,

garantindo segurança na aplicação da manobra. Adicionalmente, o sistema é alimentado por uma fonte linear externa de 12 V, compondo um sistema isolado do circuito principal. O circuito utilizado é exibido na Figura 26.

Figura 26 - Chave de estado sólido, circuito experimental



Fonte: Autoria própria.

5 RESULTADOS EXPERIMENTAIS

Nesta seção, serão discutidos os resultados obtidos para a análise preliminar de perdas e para os dois conversores experimentais. Busca-se evidenciar as diferenças entre as tecnologias utilizadas e o potencial para a aplicação de tais semicondutores em altas frequências de chaveamento. Os resultados dinâmicos também são abordados, corroborando com a aplicabilidade dos sistemas de controle utilizados.

5.1 ESTIMATIVA DE PERDAS

Para o conversor CC-CC, serão realizadas as estimativas de perdas relativas às tecnologias de MOSFET utilizadas, para as frequências de 100 kHz e 500 kHz. A análise será realizada de forma a ponderar as fontes de perdas e indicar possíveis pontos para a melhoria da eficiência geral em ambos os modos de operação, possibilitando alcançar maior eficiência e densidade de potência para aplicações embarcadas, como no contexto MEA. Para os cálculos, foram utilizadas temperaturas de 100°C para o MOSFET correspondente, e 40°C para o restante do circuito.


Os resultados obtidos são equivalentes às condições nominais de projeto e incluem todas as componentes equacionadas na Seção 3.5. Os parâmetros utilizados são geralmente encontrados em *datasheet* dos dispositivos e, em alguns casos, devem ser mensurados a partir de teste laboratorial, como no caso da tensão de *plateau* (V_{PL}) e resistência série equivalente do indutor ($R_{ESR(L)}$).

5.1.1 Tecnologia SiC

A partir dos cálculos realizados, foram obtidas as ponderações de perdas da Figura 27. Para a frequência de 100 kHz, a ondulação de corrente nos dispositivos é maior, causando perdas expressivas no núcleo magnético equivalentes a 30% das perdas totais. As perdas por chaveamento, nessa frequência, são correspondentes à 16% do total, que é de 13,62 W.

Para a frequência de 500 kHz, as perdas no núcleo são reduzidas drasticamente, consequência da menor ondulação de corrente e de fluxo magnético no indutor, e são responsáveis por apenas 1% do total. Em contraste, as perdas por chaveamento são dominantes, equivalentes a 61%. As perdas por condução encontradas possuem pouca variação devido à condição de carga inalterada. O total de perdas registrada nesta ocasião foi de 18,91 W.


Figura 27 - Análise de perdas, dispositivo SiC para potência nominal (1 kW)



5.1.2 Tecnologia SiC-Cascode

Para a tecnologia de transistor SiC-Cascode, os resultados obtidos são ilustrados na Figura 28. O padrão encontrado para as perdas no material magnético é igual ao da tecnologia anterior, devido a utilização do mesmo indutor em ambas as configurações. As principais diferenças encontram-se na potência dissipada no chaveamento, que foi reduzida para esse semiconductor; e a potência dissipada por condução, que é maior que a tecnologia anterior e aumenta consideravelmente com a elevação da temperatura, alcançando 218 mΩ na condição abordada.

Figura 28 - Análise de perdas, dispositivo SiC-Cascode para potência nominal (1 kW)



Para a frequência de 100 kHz, as perdas por chaveamento são equivalentes a apenas 10% do total dissipado; enquanto em 500 kHz, o total dissipado equivale a 42%, com crescimento linear de acordo com a frequência. As perdas no material magnético foram reduzidas de 30% para apenas 2% do total, devido à redução da ondulação de corrente mencionado anteriormente. O total de potência dissipada a partir das estimativas nas frequências de 100 kHz e 500 kHz, são de 13,87 W e 14,84 W respectivamente.


A redução nas perdas por chaveamento se deve à simplificação das características de acionamento do transistor, que possui maior V_{TH} e menor V_{PL} , o que leva a um menor período de transição de corrente e de sobreposição de formas de onda. As tensões V_{PL} mensuradas para as tecnologias foram de 9,5 V para o SiC, e 6,52 V para o SiC-Cascode. É importante ressaltar que, para o estudo das tecnologias de semicondutor, essa característica em conjunto com as capacitâncias intrínsecas ditam as velocidades de comutação, afetando diretamente a largura de banda do transistor, e necessitam de um cuidado adicional do projetista na escolha de FETs para projetos de alta frequência.

5.2 MONTAGEM EM LABORATÓRIO

A Figura 29 mostra o projeto disposto em laboratório, com conexões entre os circuitos de controle e potência realizado a partir de cabos blindados para mitigação de interferências eletromagnéticas; e a conexão dos componentes externos, como os sensores de tensão, dispositivos de proteção, indutor e ponte retificadora. Para a dissipação de calor, é utilizado um dissipador de alumínio na parte inferior do circuito de potência, que é refrigerado por uma ventoinha externa nas condições de maior frequência de comutação. Na Figura 30, mostra-se o sistema experimental montado em laboratório, com a instrumentação conectada.


O desempenho do protótipo foi analisado em três situações de funcionamento: conversor CC-CC, conversor CA-CC em 60 Hz e conversor CA-CC com frequência de 400-800 Hz para simular a implantação em sistemas MEA. Os resultados foram obtidos em regime permanente, com temperatura de operação estável de acordo com a carga e frequência de chaveamento. Para todas as condições de operação, a tensão de entrada foi aplicada por uma fonte controlada, a fim de mitigar ruídos injetados e manter níveis de distorção harmônica sem interferência de fatores externos. As aferições de eficiência analisadas adiante referem-se às potências de entrada e saída do circuito de potência, desconsiderando perdas no acionamento e controle, realizadas por uma fonte auxiliar.

Figura 29 - Protótipo desenvolvido em laboratório



Fonte: Autoria própria.

Figura 30 - Sistema experimental completo



Fonte: Autoria própria.


5.3 CONVERSOR CC-CC

Para o conversor CC-CC, foram aferidas as potências de entrada e saída do protótipo. As medições foram realizadas a partir do equipamento de precisão YOKOGAWA WT230, com o intuito de analisar a eficiência do dispositivo com as diferentes tecnologias, nas frequências

acima de 50 kHz. Para a frequência máxima de testes, foi imposto um limite prático relativo a uma dissipação de potência de 50 W, que leva a uma frequência máxima alcançada de 1300 kHz, em potência nominal. As formas de onda apresentadas foram aferidas com os osciloscópios TEKTRONIX MDO3034 e MDO4054-3, a partir de ponteiras de tensão isoladas, de forma a mitigar ruídos externos.

A partir dos dados obtidos, observa-se que o MOSFET da tecnologia SiC-Cascode se apresentou maior eficiência a partir dos 100 kHz, como ilustrado na Figura 31. Inicialmente, ambas as tecnologias apresentaram alto rendimento, com pico de aproximadamente 98,8%, com aumento na discrepância entre as tecnologias sendo causada pela elevação da frequência, que amplifica as perdas por chaveamento nos transistores. Para a última frequência analisada, houve uma diferença de 0,68% de eficiência entre as tecnologias.


Figura 31 - Eficiência x Frequência, conversor *Boost* CC-CC



Durante a operação em maior frequência de comutação, foram aferidos os tempos de subida e descida da tensão V_{DS} , observadas na Figura 32. A temperatura do encapsulamento dos dispositivos foi aferida com o auxílio de um visor térmico, ilustrado na Figura 33, e ambas se apresentaram com cerca de 120°C, em carga nominal. Como esperado, foi aferida uma diferença entre os tempos de comutação, sendo a tecnologia SiC-Cascode mais rápida nas transições. Devido a essa característica, o tempo de sobreposição anteriormente ilustrado na Figura 13 é reduzido, causando menor perda por chaveamento, e alcançando maior eficiência global. Isto ocorre devido às características simplificadas de acionamento da chave SiC-Cascode, com


reduzida capacitância de saída (C_{OSS}) do transistor na tensão de operação do sistema (400 V), sendo de 32 pF contra 52 pF da chave SiC, aproximadamente.

Figura 32 - Tempos de comutação: tempo de subida (a) e tempo de descida (b) para SiC MOSFET; tempo de subida (c) e tempo de descida (d) para SiC-Cascode



Fonte: Autoria própria.

Figura 33 - Medição de temperatura dos dispositivos, equipamento FLIR i5



Fonte: Autoria própria.

Portanto, para ambas as tecnologias foram amostrados tempos de comutação reduzidos, que levam a menor perda de energia nas transições, acarretando em reduzida perda por chaveamento. Tal característica evidencia a importância do estudo para o avanço da tecnologia de alta frequência de comutação, possibilitando alcançar frequências de MHz em operações de alta potência, a partir da utilização de semicondutores SiC e SiC-Cascode. Adicionalmente, possibilita-se uma redução drástica dos elementos passivos, conferindo maior densidade de potência e maior economia dos recursos naturais utilizados, contribuindo na sustentabilidade ambiental.


5.4 CONVERSOR CA-CC

Para o conversor *Boost* CA-CC, serão discutidos os resultados para as condições de variação de frequência, entre 100 kHz e 1000 kHz, e variação de carga à frequência de 250 kHz. Adicionalmente, serão observadas algumas formas de onda referentes ao funcionamento do protótipo. As formas de onda foram adquiridas a partir dos osciloscópios TEKTRONIX MDO3034 e MDO4054-3, em conjunto com o sensor de corrente TEKTRONIX TCPA-300. Os dados para aferição da distorção harmônica foram obtidos a partir dos osciloscópios, com amostragem de 1 MAmostras/s, e tratados computacionalmente via MATLAB. Foram consideradas até a 41ª ordem harmônica, e tratados os dados equivalentes a três períodos fundamentais amostrados em cada caso.

5.4.1 Operação em 60 Hz

Em relação à eficiência, os resultados são semelhantes ao conversor CC-CC, com o dispositivo SiC-Cascode alcançando melhores resultados, ilustrados na Figura 34, a partir dos mesmos equipamentos de medição. A eficiência de pico foi alcançada em 100 kHz de chaveamento, com 98,24% de eficiência, contra 98,15% do dispositivo SiC. Para a última frequência analisada (1 MHz), a tecnologia SiC-Cascode se demonstrou superior, com 96,04% de eficiência contra 94,94% da tecnologia SiC. Tal redução na eficiência, em comparação à operação CC-CC, advém da inserção da ponte retificadora à entrada do circuito, que causa perdas de potência adicionais.


Figura 34 - Eficiência x Frequência, conversor *Boost* CA-CC em 60 Hz



Fonte: Autoria própria.

Tratando-se dos parâmetros analisados a partir da variação de carga, à frequência de 250 kHz, têm-se os resultados obtidos na Figura 35. Os dispositivos obtiveram uma eficiência crescente, com o dispositivo SiC-Cascode mantendo sua eficiência acima do SiC MOSFET em todas as condições de carga. Para o fator de potência, os resultados obtidos se mantiveram acima de 0,96 para ambas as tecnologias, aumentando de acordo com a carga e atingindo valor de pico acima de 0,99 em carga nominal.

Figura 35 - Resultados experimentais a partir de variação de carga, conversor *Boost* CA-CC 60 Hz: (a) eficiência; (b) fator de potência; e (c) distorção harmônica total da corrente de entrada




Fonte: Autoria própria.

Pelas condições de chaveamento mais rápido, a tecnologia SiC-Cascode insere maiores ruídos no sistema, levando a uma breve variação no fator de potência, que a mantém abaixo da chave SiC. Consequentemente, uma degradação no índice de distorção harmônica da corrente de entrada pode ser analisada para esta tecnologia, com cerca de 18% de distorção para a menor condição de carga analisada (22% da carga nominal), decrescendo para 4% em carga nominal. Em contraste, a tecnologia SiC não apresentou tais problemas com distorção, que varia entre 10% e 2% nas mesmas condições de carga, respectivamente.

Na Figura 36, tem-se as formas de onda observadas em laboratório, de ambos os dispositivos utilizados, na frequência de 250 kHz. Observa-se, a partir das formas de onda, a distorção inserida pelos ruídos da rápida comutação (dv/dt e di/dt) da tecnologia SiC-Cascode, que é menos aparente na tecnologia SiC. Contudo, para ambas as tecnologias utilizadas, foi

alcançada a imposição de corrente senoidal e em fase com a tensão de entrada, validando sua operação como PFC.

Figura 36 - Formas de onda, conversor *Boost* CA-CC em 60 Hz: (a) SiC MOSFET e (b) SiC-Cascode MOSFET




Fonte: Autoria própria.

5.4.2 Operação em 400-800 Hz para MEA

Os resultados obtidos neste modo de operação são semelhantes à operação descrita anteriormente, com mínima variação de acordo com a frequência de entrada utilizada (menor que 0,1%). Ambas as tecnologias obtiveram resultados semelhantes nas duas frequências de entrada analisadas, como ilustrado na Figura 37. Os resultados foram amostrados com o equipamento de precisão YOKOGAWA WT230.


Figura 37 - Eficiência x Frequência, conversor *Boost* CA-CC com frequência de entrada: (a) 400 Hz e (b) 800 Hz



Fonte: Autoria própria.

Para a análise de variação de carga, os resultados obtidos mantêm o padrão observado na frequência de 60 Hz, com maior eficiência atribuída a tecnologia SiC-Cascode, e maiores fator de potência e THD para a tecnologia SiC, como visto na Figura 38, para a frequência de chaveamento de 250 kHz. A eficiência e fator de potência apresentam valores aproximados aos encontrados anteriormente, com um breve aprimoramento na THD da corrente de entrada para menores percentuais de carga. Os resultados em carga nominal não apresentam variação prática.

Figura 38 - Resultados experimentais a partir de variação de carga, conversor *Boost* CA-CC 400 Hz: (a) eficiência; (b) fator de potência; e (c) distorção harmônica total da corrente de entrada




Fonte: Autoria própria.

Como a condição de operação em 800 Hz é utilizada esporadicamente nos sistemas aeronáuticos, serão analisados os resultados por variação de carga somente em frequência nominal (400 Hz). Contudo, os resultados obtidos em carga nominal confirmam uma THD de cerca de 3% (SiC) e 5% (SiC-Cascode) para a condição de 800 Hz, com fator de potência acima de 0,99.

Na Figura 39, observa-se as formas de onda adquiridas em laboratório, de ambos os dispositivos utilizados, na frequência de chaveamento de 200 kHz, para as condições de 400 Hz e 800 Hz na entrada. Assim como na condição anterior, é evidente os ruídos inseridos na corrente de entrada na operação com a tecnologia SiC-Cascode, sendo a única diferença visível entre os resultados analisados. Para ambas as frequências de entrada, é validada a operação como PFC, pela corrente em fase com a tensão de entrada e baixa distorção harmônica.

Os ruídos encontrados nas formas de onda da operação com o MOSFET SiC-Cascode são advindos dos elevados índices de dv/dt inseridos pela rápida comutação da tecnologia, mas podem ser mitigados com a elevação dos resistores de acionamento, com uma consequente redução da velocidade de comutação e eficiência (YUAN; LAIRD; WALDER, 2021). Tal característica configura um conflito de escolha entre a minimização de ruídos e a eficiência do circuito, cabendo ao projetista encontrar o ponto ótimo de funcionamento, que se altera de acordo com a tecnologia.

Figura 39 - Formas de onda, conversor *Boost* CA-CC para MEA em 400 Hz: (a) SiC MOSFET e (b) SiC-Cascode MOSFET; e 800 Hz: (c) SiC MOSFET e (d) SiC-Cascode MOSFET



Fonte: Autoria própria.

Como já foram utilizados maiores valores de resistência para o acionamento deste dispositivo, vistos na Tabela 2, registram-se os altos valores de dv/dt como característicos da tecnologia. Essa diferença, apesar de sutil, pode acarretar em problemas com EMI e deve ser explorada em trabalhos futuros.

5.5 RESULTADOS DINÂMICOS

Para o protótipo analisado, operando como conversor *Boost* CA-CC, foram aferidos os resultados dinâmicos do sistema, relativos à degraus de 50%-100% e 100%-50% de carga, para aferição da resposta transitória da tensão de saída. Para a operação relativa à sistemas MEA,

também é analisada uma rampa de frequência, de forma a aferir a estabilidade do sistema em condições de variação de frequência. Nesta seção, são comentados tais resultados, de acordo com a condição de operação.

5.5.1 Operação em 60 Hz

Na condição de operação conectado à rede elétrica, o protótipo apresentou-se robusto para as condições dinâmicas impostas, com período transitório de cerca de 170 milissegundos em ambos os degraus de carga. As ultrapassagens percentuais em ambos os casos é de 56 V, para mais ou para menos, equivalendo a 14% da tensão nominal, valor abaixo dos limites de segurança para afundamentos de tensão em inversores (15-30%)(LEÃO; OLIVEIRA; RODRIGUES, 2003), como exemplo de carga eletrônica conectada ao elo CC. Os dados referentes aos degraus de carga são exibidos na Tabela 6.


Tabela 6 - Resultados dinâmicos, operação em 60 Hz

Parâmetro	50%-100% de carga	100%-50% de carga
Tempo de Acomodação [ms]	174,7	166,7
<i>Undershoot/Overshoot</i> [%]	-14,2	+14,0

Fonte: Autoria própria.

Tratando-se das formas de onda, o circuito manteve a imposição senoidal de corrente na entrada, em fase com a tensão da rede, de forma a validar o controle também para as condições de variação de carga. Os resultados observados são ilustrados na Figura 40, para ambos os degraus de carga. Também é observada a variação da ondulação de tensão, que é proporcional à carga conectada, evidente nas formas de onda.

Figura 40 - Degrau de carga, conversor *Boost* CA-CC em 60 Hz: 50%-100%-50%



Fonte: Autoria própria.

Durante os testes em laboratório, foi aferida a confiabilidade do circuito para variações repetitivas de carga. A partir de degraus repetitivos realizados no protótipo, o sistema foi capaz de suportar os transitórios e manter a imposição de forma de onda na corrente do circuito sem problemas, regulando a tensão de saída e mantendo a correção do fator de potência.

5.5.2 Operação em 400-800 Hz para MEA

Semelhante à condição anterior, o sistema foi capaz de manter a imposição de corrente de entrada senoidal em fase com a tensão de entrada durante os degraus de carga, validando o controle utilizado. Como a frequência da tensão é maior, houve a possibilidade de utilização de controles com maior largura de banda e velocidade, o que acarretou em tempos de acomodação de cerca de 60 ms em ambas as condições aplicadas. As ultrapassagens percentuais também foram reduzidas, com variação máxima de tensão de aproximadamente 7% durante os testes dinâmicos. Os resultados aferidos são exibidos na Tabela 7.


Tabela 7 - Resultados dinâmicos, operação em 400 Hz

Parâmetro	50%-100% de carga	100%-50% de carga
Tempo de Acomodação [ms]	61,54	56,74
<i>Undershoot/Overshoot</i> [%]	-6,8	+5,6

Fonte: Autoria própria.

Na Figura 41, são observadas as formas de onda do protótipo nos degraus de carga, onde é observada a imposição de corrente senoidal em fase com a tensão de entrada, além da ondulação de tensão reduzida comparado à condição de operação anterior. Degraus de carga repetitivos também foram aplicados, sendo observada a manutenção das condições de operação especificadas em projeto, com correção de fator de potência e regulação de tensão na carga.

Figura 41 - Degrau de carga, conversor *Boost* CA-CC em 400 Hz: (a) 50%-100%; (b) 100%-50%




Fonte: Autoria própria.

Como uma condição específica encontrada em sistemas MEA, a condição de variação de frequência da tensão de entrada também foi abordada. Foi aplicada uma rampa crescente de tensão de 400 Hz para 800 Hz, em um tempo de 200 ms, de forma a aferir a operação do SOGI-PLL na geração de referência de tensão.

Como observado na Figura 42, o sistema foi capaz de acompanhar a variação de frequência, sem prejuízo na imposição de forma de onda da corrente de entrada, mantendo o sincronismo com a rede. A tensão de saída se manteve regulada em 400 V durante todo o período transitório, validando a regulação de tensão para a rampa de frequência.

Figura 42 - Rampa de frequência, 400-800 Hz



Fonte: Autoria própria.

Como observado, o sistema foi capaz de manter o sincronismo mesmo com uma variação abrupta de frequência (400 Hz/0,2 s), o que confirma a capacidade do mesmo de realizar operações dinâmicas com menor taxa de variação de frequência sem problemas, mantendo a correção do fator de potência e a regulação de tensão na carga. A rampa de frequência inversa (800 Hz para 400 Hz) também foi analisada, sendo observado um resultado dinâmico equivalente.

5.6 SÍNTESE DOS RESULTADOS

A partir de uma síntese dos resultados obtidos, tem-se a Tabela 8, onde é observável uma maior velocidade do semicondutor da tecnologia SiC-Cascode a partir dos tempos de comutação e melhores índices de qualidade relativos à tecnologia SiC, tratando-se da distorção da corrente de entrada nos conversores realizando correção do fator de potência. Analisando a eficiência, apesar de resultados semelhantes serem encontrados para a eficiência de pico, a mesma é discrepante para maiores frequências de comutação, sendo o transistor SiC-Cascode o que apresentou maior rendimento em tais situações, considerando operação em carga nominal.

Tabela 8 - Síntese dos resultados obtidos

Resultados	Tecnologia	
	SiC	SiC-Cascode
Eficiência de pico	98,81 %	98,81 %
Eficiência à 1 MHz (60 Hz)	94,94 %	96,04 %
Eficiência à 1 MHz (400 Hz)	94,93 %	96,13 %
<i>rise time</i>	9,2 ns	8,96 ns
<i>fall time</i>	9,9 ns	9,3 ns
THDi nom. (60 Hz)	1,77 %	2,62 %
THDi nom. (400 Hz)	2,49 %	5,12 %

Fonte: Autoria própria.

6 CONCLUSÃO

Os semicondutores WBG utilizados na pesquisa foram validados experimentalmente, alcançando alta velocidade de comutação e elevada eficiência mesmo a frequências acima de 1 MHz. O controle digital aplicado ao sistema foi eficaz na imposição de corrente de entrada, se mostrando-se ideal para aplicações de alta frequência com correção ativa do fator de potência. Os resultados dinâmicos apresentados evidenciam a confiabilidade e robustez do sistema em operações adversas, passíveis de se encontrar em aplicações práticas.

Apesar de alcançar o objetivo comum de operar a altas frequências de comutação, as tecnologias utilizadas possuem características próprias, que podem influenciar nos diferentes contextos em que são aplicadas. Tais características necessitam de avaliação de acordo com o projeto ao qual será aplicado, levando em consideração as tensões de bloqueio e temperaturas de funcionamento do dispositivo ou mesmo a utilização de *snubbers*. Contudo, ambas as tecnologias suportaram frequências de chaveamento de 1300 kHz, com carga de 1 kW, dentro dos limites de temperatura estipulados pelos fabricantes. Dentre os resultados alcançados, foi aferida eficiência máxima de 98,81%, a partir do conversor experimental CC-CC.

A tecnologia SiC-Cascode possui características de acionamento simplificadas, com menor requisito de *gate-driver* em relação a menores níveis de corrente de pico necessárias, visto suas maiores resistências de acionamento. Considerando a diferença entre parâmetros e tecnologias, a chave apresenta menores perdas e maiores velocidades de comutação, alcançando tempo de subida menor que 9 nanossegundos. Porém, apresenta maior variação de resistência de acordo com a temperatura de junção, que pode dificultar a aplicação de dispositivos em paralelo. Ademais, deve-se atentar aos ruídos irradiados no chaveamento, que podem interferir no controle e equipamentos próximos. Já para a tecnologia SiC, observa-se uma maior estabilidade em seus parâmetros e menor irradiação de EMI na região do chaveamento, o que leva a melhores indicadores de distorção de formas de onda, com distorção da corrente de entrada menor que 2%, alcançadas as condições nominais. Todavia, apresenta menor eficiência que a tecnologia anterior, fator de grande importância na produção de conversores estáticos.

A utilização das tecnologias estudadas é de extrema importância no desenvolvimento tecnológico, a partir da utilização de elevadas frequências de comutação em conversores estáticos para as mais diversas aplicações. Para o contexto de MEA, as tecnologias analisadas são aplicáveis nas diversas topologias de conversores implementadas, alcançando elevada eficiência e possibilidade de melhoria na densidade de potência, características cruciais para a

aplicação em sistemas aeronáuticos. As condições dinâmicas passíveis também foram analisadas, apresentando resultados satisfatórios em relação a degraus de carga e rampas de frequência, validando os sistemas de controle aplicados. Contudo, acrescenta-se a possibilidade de melhoria das respostas dinâmicas alcançadas, a partir da aplicação de controladores proporcional-integral-derivativo (PID) em trabalhos futuros.

Portanto, a aplicação de ambas as tecnologias de transistores estudadas, em conjunto com o controle digital aplicado a partir do DSP, possibilita a confecção de conversores eficientes e robustos, fatores de grande relevância para a eletrônica de potência. No entanto, deve-se analisar e ajustar a velocidade de comutação dos semicondutores ainda na etapa de projeto, alcançando o ponto ótimo entre EMI e eficiência, de forma a respeitar as legislações vigentes.

REFERÊNCIAS

AGHDAM, M. G. H.; THIRINGER, T. **Comparison of SiC and Si power semiconductor devices to be used in 2.5 kW DC/DC converter**. 2009 International Conference on Power Electronics and Drive Systems (PEDS). **Anais...** Em: 2009 INTERNATIONAL CONFERENCE ON POWER ELECTRONICS AND DRIVE SYSTEMS (PEDS). nov. 2009.

AKIO NAKAGAWA; YUSUKE KAWAGUCHI; KAZUTOSHI NAKAMURA. **Achieving material limit characteristics in silicon power devices**. 2007 International Workshop on Physics of Semiconductor Devices. **Anais...** Em: 2007 INTERNATIONAL WORKSHOP ON PHYSICS OF SEMICONDUCTOR DEVICES. Mumbai, India: IEEE, dez. 2007. Disponível em: <<http://ieeexplore.ieee.org/document/4472630/>>. Acesso em: 17 maio. 2022

AL-BAYATI, A. M. S. et al. **A comparative design and performance study of a non-isolated DC-DC buck converter based on Si-MOSFET/Si-Diode, SiC-JFET/SiC-schottky diode, and GaN-transistor/SiC-Schottky diode power devices**. 2017 North American Power Symposium (NAPS). **Anais...** Em: 2017 NORTH AMERICAN POWER SYMPOSIUM (NAPS). Morgantown, WV: IEEE, set. 2017. Disponível em: <<http://ieeexplore.ieee.org/document/8107192/>>. Acesso em: 27 abr. 2022

ALVES, W.; MORAIS, L.; CORTIZO, P. Design of an Highly Efficient AC-DC-AC Three-Phase Converter Using SiC for UPS Applications. **Electronics**, v. 7, n. 12, p. 425, 11 dez. 2018.

BARBI, I. **Modelagem de conversores CC-CC empregando modelo médio em espaço de estados**. [s.l.] Edição do autor, 2015.

BARBOSA, V. **Projeto e desenvolvimento de um retificador híbrido monofásico bidirecional com compensação série no barramento CC para aplicações em microrredes CC**. [s.l.] Universidade Federal de Uberlândia, 17 ago. 2020.

BENDA, V. et al. **POWER SEMICONDUCTORS—STATE OF ART AND FUTURE TRENDS**. . Em: PROCEEDINGS OF THE FOURTH GLOBAL CONFERENCE ON POWER CONTROL AND OPTIMIZATION. Sarawak, (Malaysia): 2011. Disponível em: <<http://aip.scitation.org/doi/abs/10.1063/1.3592437>>. Acesso em: 27 abr. 2022

BENDEL, J. **Cascode Configuration Eases Challenges of Applying SiC JFETs**. United Silicon Carbide, Inc., mar. 2016. Disponível em: <https://unitedsic.com/appnotes/USCi_AN0004-Cascode-Configuration-Eases-Challenges-of-Applying-SiC-JFETs.pdf>. Acesso em: 27 abr. 2022

BHATTACHARYA, S.; WILLICH, C.; KALLO, J. Design and Demonstration of a 540 V/28 V SiC-Based Resonant DC–DC Converter for Auxiliary Power Supply in More Electric Aircraft. **Electronics**, v. 11, n. 9, p. 1382, 26 abr. 2022.

BOGÓNEZ-FRANCO, P.; SENDRA, J. B. **EMI comparison between Si and SiC technology in a boost converter**. International Symposium on Electromagnetic Compatibility - EMC

EUROPE. **Anais...** Em: INTERNATIONAL SYMPOSIUM ON ELECTROMAGNETIC COMPATIBILITY - EMC EUROPE. set. 2012.

BOYLESTAD, R. L.; NASHELSKY, L. **Electronic devices and circuit theory**. 11th ed ed. Upper Saddle River, N.J: Pearson Prentice Hall, 2013.

BURKART, R. M.; KOLAR, J. W. **Comparative evaluation of SiC and Si PV inverter systems based on power density and efficiency as indicators of initial cost and operating revenue**. 2013 IEEE 14th Workshop on Control and Modeling for Power Electronics (COMPEL). **Anais...** Em: 2013 IEEE 14TH WORKSHOP ON CONTROL AND MODELING FOR POWER ELECTRONICS (COMPEL). jun. 2013.

C3D10065A Datasheet. Cree, Inc., , dez. 2015.

C3M0120100K Datasheet. Cree, Inc., , out. 2020.

CHEN, J.; WANG, C.; CHEN, J. Investigation on the Selection of Electric Power System Architecture for Future More Electric Aircraft. **IEEE Transactions on Transportation Electrification**, v. 4, n. 2, p. 563–576, jun. 2018.

CUNHA, V. A. G. et al. **A Bridgeless Boost Half Bridge DC-DC Converter for Electrical and Hybrid Vehicle Applications**. 2019 IEEE PES Innovative Smart Grid Technologies Conference - Latin America (ISGT Latin America). **Anais...** Em: 2019 IEEE PES INNOVATIVE SMART GRID TECHNOLOGIES CONFERENCE - LATIN AMERICA (ISGT LATIN AMERICA). Gramado, Brazil: IEEE, set. 2019. Disponível em: <<https://ieeexplore.ieee.org/document/8895388/>>. Acesso em: 17 maio. 2022

FONSECA BARBOSA, V. et al. ANALISYS OF A SINGLE-PHASE HYBRID BIDIRECTIONAL RECTIFIER WITH A DC BUS SERIES VOLTAGE COMPENSATION FOR DC MICROGRIDS APPLICATION. **Eletrônica de Potência**, v. 25, n. 3, p. 305–315, 30 set. 2020.

GAN-HIGHPOWER. Disponível em: <<https://www.h-brs.de/de/gan-highpower>>. Acesso em: 1 maio. 2022.

HANKO, B.; FRIVALDSKY, M.; MORGOS, J. Evaluation of the Efficiency Performance of 3-Phase, 6-Switch PFC Circuit Based on the Used 1.2 kV SiC Transistor. **Electronics**, v. 11, n. 3, p. 363, 25 jan. 2022.

HAO, S. et al. **Control system design for a 20 kW wind turbine generator with a boost converter and battery bank load**. 2001 IEEE 32nd Annual Power Electronics Specialists Conference (IEEE Cat. No.01CH37230). **Anais...** Em: 2001 IEEE 32ND ANNUAL POWER ELECTRONICS SPECIALISTS CONFERENCE. Vancouver, BC, Canada: IEEE, 2001. Disponível em: <<http://ieeexplore.ieee.org/document/954447/>>. Acesso em: 17 maio. 2022

HART, D. W. **Power electronics**. New York: McGraw-Hill, 2011.

KARANAYIL, B.; CIOBOTARU, M.; AGELIDIS, V. G. Power Flow Management of Isolated Multiport Converter for More Electric Aircraft. **IEEE Transactions on Power Electronics**, v. 32, n. 7, p. 5850–5861, jul. 2017.

LEÃO, P. C. A.; OLIVEIRA, J. C. DE; RODRIGUES, K. D. Conversores de frequência VSI-PWM submetidos a afundamentos temporários de tensão (“voltage sags”). **Sba: Controle & Automação Sociedade Brasileira de Automatica**, v. 14, n. 1, p. 50–57, mar. 2003.

MA, C.-T.; GU, Z.-H. Review of GaN HEMT Applications in Power Converters over 500 W. **Electronics**, v. 8, n. 12, p. 1401, 23 nov. 2019.

MARROQUI, D. et al. SiC MOSFET vs SiC/Si Cascode short circuit robustness benchmark. **Microelectronics Reliability**, v. 100–101, p. 113429, set. 2019.

MARTIN, S. et al. **Comparative study of a 100kW PV WBG inverter using 1200V SiC MOSFET and JFET cascode devices**. 2018 IEEE Applied Power Electronics Conference and Exposition (APEC). **Anais...** Em: 2018 IEEE APPLIED POWER ELECTRONICS CONFERENCE AND EXPOSITION (APEC). San Antonio, TX: IEEE, mar. 2018. Disponível em: <<https://ieeexplore.ieee.org/document/8341042/>>. Acesso em: 12 maio. 2022

MCLYMAN, C. W. T. **Transformer and inductor design handbook**. 3rd ed., rev.expanded ed. New York: Marcel Dekker, 2004.

MILLAN, J. et al. A Survey of Wide Bandgap Power Semiconductor Devices. **IEEE Transactions on Power Electronics**, v. 29, n. 5, p. 2155–2163, maio 2014.

NI, K. et al. Electrical and Electronic Technologies in More-Electric Aircraft: A Review. **IEEE Access**, v. 7, p. 76145–76166, 2019.

NIELSEN, R. Ø. et al. **Efficiency and cost comparison of Si IGBT and SiC JFET isolated DC/DC converters**. IECON 2013 - 39th Annual Conference of the IEEE Industrial Electronics Society. **Anais...** Em: IECON 2013 - 39TH ANNUAL CONFERENCE OF THE IEEE INDUSTRIAL ELECTRONICS SOCIETY. nov. 2013.

NISE, N. S. **Control systems engineering**. 6th ed ed. Hoboken, NJ: Wiley, 2011.

O. PRADO, E. et al. ANALYTICAL MODEL FOR THE CALCULATION OF LOSSES IN POWER MOSFETS FOR DATABASE APPLICATIONS. **Eletrônica de Potência**, v. 26, n. 04, p. 388–398, 31 dez. 2021.

RĄBKOWSKI, J. et al. Portable DC Supply Based on SiC Power Devices for High-Voltage Marx Generator. **Electronics**, v. 10, n. 3, p. 313, 28 jan. 2021.

RAHIMI, M. Modeling, control and stability analysis of grid connected PMSG based wind turbine assisted with diode rectifier and boost converter. **International Journal of Electrical Power & Energy Systems**, v. 93, p. 84–96, dez. 2017.

RAI, N. A. et al. Bridgeless PFC single ended primary inductance converter in continuous current mode. **International Journal of Power Electronics and Drive Systems (IJPEDS)**, v. 10, n. 3, p. 1427, 1 set. 2019.

RODRÍGUEZ-BENÍTEZ, O. M. et al. Comparative Performance and Assessment Study of a Current-Fed DC-DC Resonant Converter Combining Si, SiC, and GaN-Based Power Semiconductor Devices. **Electronics**, v. 9, n. 11, p. 1982, 23 nov. 2020.

ROGINA, M. R. et al. Event-Focused Digital Control to Keep High Efficiency in a Wide Power Range in a SiC-Based Synchronous DC/DC Boost Converter. **Electronics**, v. 9, n. 12, p. 2154, 16 dez. 2020.

RUBINO, B. et al. **Comparative analysis of driving approach and performance of 1.2 kV SiC MOSFETs, Si IGBTs, and normally-off SiC JFETs**. STMicroelectronics, , 2015. Disponível em: <https://www.st.com/resource/en/technical_article/ta0349-comparative-analysis-of-driving-approach-and-performance-of-12-kv-sic-mosfets-si-igbt-and-normally-off-sic-jfets-stmicroelectronics.pdf>. Acesso em: 27 abr. 2022

SCHEFER, H. et al. Discussion on Electric Power Supply Systems for All Electric Aircraft. **IEEE Access**, v. 8, p. 84188–84216, 2020.

SHAH, F. M. et al. Disturbance Rejection and Control Design of MVDC Converter with Evaluation of Power Loss and Efficiency Comparison of SiC and Si Based Power Devices. **Electronics**, v. 9, n. 11, p. 1878, 8 nov. 2020.

SWAMY, M. M.; KANG, J.-K.; SHIRABE, K. Power Loss, System Efficiency, and Leakage Current Comparison Between Si IGBT VFD and SiC FET VFD With Various Filtering Options. **IEEE Transactions on Industry Applications**, v. 51, n. 5, p. 3858–3866, set. 2015.

TAJUDDIN, M. F. N. BIN; RAHIM, N. A.; DAUT, I. **Design and Implementation of a DSP Based Digital Controller for a DC-DC Converter**. 2009 Second International Conference on Computer and Electrical Engineering. **Anais...** Em: 2009 SECOND INTERNATIONAL CONFERENCE ON COMPUTER AND ELECTRICAL ENGINEERING. Dubai, UAE: IEEE, 2009. Disponível em: <<http://ieeexplore.ieee.org/document/5380511/>>. Acesso em: 17 maio. 2022

TELFORD, M. SiC's power cuts cost. **III-Vs Review**, v. 16, n. 8, p. 44–47, 1 nov. 2003.

TEODORESCU, R.; LISERRE, M.; RODRÍGUEZ, P. **Grid Converters for Photovoltaic and Wind Power Systems**. 1. ed. [s.l.] Wiley, 2011.

TEXAS INSTRUMENTS©. **LAUNCHXL-F28379D**. , 2022. Disponível em: <<https://www.ti.com/tool/LAUNCHXL-F28379D#tech-docs>>. Acesso em: 23 maio. 2022

TRUSTEDPARTS.COM. **Electronic Component Search of Authorized Distributors**. Disponível em: <<https://www.trustedparts.com/>>. Acesso em: 27 abr. 2022.

UF3C120150K4S Datasheet. United Silicon Carbide, Inc., , abr. 2019.

UnitedSiC Support - UnitedSiC. Disponível em: <<https://unitedsic.com/SUPPORT/>>.

YAMAGUCHI, K.; KATSURA, K.; YAMADA, T. **Comprehensive evaluation and design of SiC-Based high power density inverter, 70kW/liter, 50kW/kg.** 2016 IEEE 8th International Power Electronics and Motion Control Conference (IPEMC-ECCE Asia). **Anais...** Em: 2016 IEEE 8TH INTERNATIONAL POWER ELECTRONICS AND MOTION CONTROL CONFERENCE (IPEMC-ECCE ASIA). maio 2016.

YUAN, X.; LAIRD, I.; WALDER, S. Opportunities, Challenges, and Potential Solutions in the Application of Fast-Switching SiC Power Devices and Converters. **IEEE Transactions on Power Electronics**, v. 36, n. 4, p. 3925–3945, abr. 2021.


ZHANG, B.; WANG, S. A Survey of EMI Research in Power Electronics Systems With Wide-Bandgap Semiconductor Devices. **IEEE Journal of Emerging and Selected Topics in Power Electronics**, v. 8, n. 1, p. 626–643, mar. 2020.

ZHAO, C. et al. Comparative Investigation on Paralleling Suitability for SiC MOSFETs and SiC/Si Cascode Devices. **IEEE Transactions on Industrial Electronics**, v. 69, n. 4, p. 3503–3514, abr. 2022.

APÊNDICE A – Desenvolvimento analítico das equações do conversor *Boost*

A.1 CIRCUITOS EQUIVALENTES

Figura A.1 - Circuito Equivalente para chave S_b fechada



Fonte: Adaptado de FREITAS, 2020.

Para o tempo T_{on} (chave S_b fechada), tem-se pela Lei de Kirchoff das Tensões (LKT):

$$V_{in} = V_{Sb} + V_{Lb}$$

$$V_{in} = V_{Lb} + V_{Db} + V_o$$

Considerando a chave como ideal, $V_{Sb} = 0$. Logo, tem-se:

$$V_{Lb} = V_{in}$$

$$V_{Db} = -V_o$$

Pela Lei de Kirchoff das Correntes (LKC), tem-se:

$$i_{Sb} + i_{Db} = i_{Lb}$$


$$i_{Db} = i_c + i_R$$

Como o diodo está inversamente polarizado com tensão $V_{Db} = -V_o$, a corrente $i_{Db} = 0$:

$$i_{Sb} = i_{Lb}$$

$$i_c = -i_R$$

Figura A.2 - Circuito Equivalente para chave S_b aberta



Fonte: Adaptado de FREITAS, 2020.

Para o tempo T_{off} (chave S_b aberta), tem-se pela LKT:

$$V_{in} = V_{Lb} + V_{Db} + V_o$$

$$V_{in} = V_{Lb} + V_{Sb}$$

Como o indutor mantém a corrente circulando sobre o diodo, ele é diretamente polarizado, logo, $V_{Db} = 0$, considerando o diodo como ideal. Logo, temos:

$$V_{Sb} = V_{in} - V_{Lb}$$

$$V_{Lb} = V_{in} - V_o$$

$$V_{Sb} = V_o$$

Pela LKC, tem-se as correntes:

$$i_{Sb} + i_{Db} = i_{Lb}$$

$$i_{Db} = i_c + i_R$$

Como a chave S_b está aberta, $i_{Sb} = 0$, logo:

$$i_{Db} = i_{Lb}$$

$$i_c = i_{Db} - i_R = i_{Lb} - i_R$$


A.2 GANHO ESTÁTICO

Pela LKT, tem-se a relação das tensões no conversor:

$$V_{in} = V_{Db} + V_{Lb} + V_o$$

A tensão média sobre o indutor, em regime permanente, sempre será zero. O indutor é um elemento passivo, ou seja, não consome potência ativa e devolve ao sistema toda a energia armazenada em um período, logo, tem-se:

Figura A.3 - Circuito Equivalente para chave S_b aberta



Fonte: Autoria própria.

Como visto na forma de onda, a área da tensão quando a chave está fechada (T_{on}) é igual a área da tensão quando a chave está aberta (T_{off}). Analisando pela integral, as áreas se anulam, logo:

$$V_{Lb} = \frac{1}{T} \int_t^{t+T} v_{Lb}(t) dt$$

$$V_{Lb} = \frac{1}{T} \left(\int_0^{DT} (V_{in}) dt + \int_0^{(1-D)T} (V_{in} - V_o) dt \right) = \Delta A - \Delta A = 0$$

Resolvendo a integral:

$$\frac{1}{T} ((V_{in})DT + (1 - D)T(V_{in} - V_o)) = 0$$

$$V_{in}D + V_{in} - V_o - DV_{in} + DV_o = 0$$

$$V_{in} + (D - 1)V_o = 0$$

$$V_{in} = (1 - D)V_o$$

$$\frac{V_o}{V_{in}} = \frac{1}{1 - D}$$

Sendo D a razão cíclica, que é o tempo em que a chave está fechada sobre o período de chaveamento.

A.3 CONTINUIDADE DA CORRENTE NO INDUTOR

Analisando o período em que a chave Sb está fechada, no tempo DT, tem-se:

$$V_{Lb} = V_{in}$$

$$\frac{di_{Lb}}{dt} = \frac{V_{in}}{L_b}$$

$$\frac{\Delta i_{Lb}}{D \cdot T_{ch}} = \frac{V_{in}}{L_b}$$

$$\Delta i_{Lb} = \frac{V_{in} \cdot D}{L_b \cdot f_{ch}}$$

Considerando o conversor como ideal:

$$P_{in} = P_o$$

$$V_{in} \cdot I_{Lb} = \frac{V_o^2}{R}$$

$$I_{Lb} = \frac{V_o^2}{V_{in} \cdot R} = \frac{V_{in}}{R \cdot (1 - D)^2}$$

Calculando a corrente mínima do indutor, tem-se:

$$I_{Lb_{Min}} = I_{Lb} - \frac{\Delta i_{Lb}}{2}$$

$$I_{Lb_{Min}} = \frac{V_{in}}{R \cdot (1 - D)^2} - \frac{V_{in} \cdot D}{2 \cdot L_b \cdot f_{ch}}$$

Para manter a continuidade da corrente no indutor, a corrente mínima sobre ele deve ser sempre maior que zero:

$$\frac{V_{in}}{R \cdot (1 - D)^2} - \frac{V_{in} \cdot D}{2 \cdot L_b \cdot f_{ch}} > 0$$

$$\frac{V_{in}}{R \cdot (1 - D)^2} > \frac{V_{in} \cdot D}{2 \cdot L_b \cdot f_{ch}}$$

$$L_b \cdot f_{ch} > \frac{(R \cdot D \cdot (1 - D)^2)}{2}$$


A.4 EQUAÇÕES DO CAPACITOR E INDUTOR

Para o capacitor, a tensão de ondulação deverá ser definida no projeto. Desenvolvendo o equacionamento a partir da energia armazenada no capacitor, tem-se:

$$\Delta V_o = \frac{\Delta Q}{C}$$

A variação da carga no capacitor pode ser calculada a partir da forma de onda da corrente no elemento:

Figura A.4 – Forma de onda de corrente no capacitor C



Fonte: Adaptado de HART, 2011.

$$|\Delta Q| = \left(\frac{V_o}{R}\right) DT = C \Delta V_o$$

$$\frac{\Delta V_o}{V_o} = \frac{D}{RC f_{ch}}$$

Logo, temos a capacitância em função da tensão de ondulação:

$$C = \frac{D}{R \left(\frac{\Delta V_o}{V_o}\right) f_{ch}} \quad [F]$$

A.5 DEMAIS EQUAÇÕES

Tensão máxima de bloqueio da chave:

$$V_{Sb} = V_o$$

Tensão máxima de bloqueio do diodo:

$$V_{Db} = -V_o$$

Corrente média na chave:

$$I_{Sb} = D \cdot I_{Lb}$$

Corrente RMS na chave:

$$I_{Sb_{rms}} = \sqrt{\frac{1}{T} \int_T i_{Sb}^2 dt}$$

Quando em T_{on} , $i_{Sb} = i_{in} = i_{Lb}$, resultando em:

$$I_{Sb_{rms}} = \sqrt{D \cdot \left(I_{Lb}^2 + \frac{\Delta i_{Lb}^2}{12} \right)}$$

Corrente média no diodo:

$$I_{Db} = (1 - D) I_{Lb}$$

Corrente RMS no diodo:

$$I_{Db_{rms}} = \sqrt{\frac{1}{T} \int_T i_{Db}^2 dt}$$

Quando em T_{off} , $i_{Db} = i_{in} = i_{Lb}$, resultando em:

$$I_{Db_{rms}} = \sqrt{(1 - D) \cdot \left(I_{Lb}^2 + \frac{\Delta i_{Lb}^2}{12} \right)}$$

Corrente média no indutor:

$$I_{Lb} = \frac{V_o^2}{V_{in} \cdot R}$$

Ondulação da corrente no indutor:

$$\Delta i_{Lb} = \frac{V_{in} \cdot D}{L_b \cdot f_{ch}}$$

Corrente média na entrada:

$$I_{in} = I_{Lb}$$

Corrente RMS na entrada e no indutor:

$$I_{in} = I_{Lb}$$

$$I_{Lb_{rms}} = \sqrt{\frac{1}{T} \int_T i_{Lb}^2 dt}$$

$$I_{Lb_{rms}} = \sqrt{I_{Lb}^2 + \frac{\Delta i_{Lb}^2}{12}}$$

Corrente pico-a-pico no capacitor:

$$\Delta i_C = I_{Lb_{m\acute{a}x}} - I_R - (-I_R) = I_{Lb_{m\acute{a}x}}$$

Corrente média na saída:

$$I_o = \frac{V_o}{R}$$

REFERÊNCIAS

FREITAS, Luiz C. G. de. **CONVERSOR CC-CC: BOOST**, 18 de ago. de 2020. 38 f. Notas de Aula. Apresentação de slides.

HART, D. W. **Power electronics**. New York: McGraw-Hill, 2011.